| 1 |
317 |
guanucolui |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 2 |
|
|
\section[Antecedentes]{Antecedentes}
|
| 3 |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 4 |
|
|
|
| 5 |
|
|
\subsection{Conceptos básicos}
|
| 6 |
|
|
|
| 7 |
|
|
%-------------- FRAME -----------------
|
| 8 |
|
|
\begin{frame}
|
| 9 |
|
|
\frametitle{La formación académica en Ingeniería Electrónica}
|
| 10 |
|
|
\begin{center}
|
| 11 |
|
|
\begin{block}{Área de Técnicas Digitales}
|
| 12 |
|
|
Las \emph{técnicas digitales} se presentan en los últimos cuatro años de ingeniería.
|
| 13 |
|
|
\end{block}
|
| 14 |
|
|
|
| 15 |
|
|
\pause{}
|
| 16 |
|
|
\vfill{}
|
| 17 |
|
|
|
| 18 |
|
|
\begin{block}{Sistemas Digitales (definición)}
|
| 19 |
|
|
Un sistema digital es un conjunto de dispositivos destinados a la generación, transmisión, manejo, procesamiento o almacenamiento de señales digitales.
|
| 20 |
|
|
\end{block}
|
| 21 |
|
|
|
| 22 |
|
|
\pause{}
|
| 23 |
|
|
\vfill{}
|
| 24 |
|
|
|
| 25 |
|
|
\begin{block}{Señal Digital (un ejemplo simple)}
|
| 26 |
|
|
La llave de la luz sólo puede tomar dos valores o estados: abierto o cerrado
|
| 27 |
|
|
\end{block}
|
| 28 |
|
|
\end{center}
|
| 29 |
|
|
\end{frame}
|
| 30 |
|
|
|
| 31 |
|
|
%-------------- FRAME -----------------
|
| 32 |
|
|
\begin{frame}
|
| 33 |
|
|
\frametitle{Cátedras de Técnicas Digitales}
|
| 34 |
|
|
\begin{center}
|
| 35 |
|
|
\begin{block}{Niveles}
|
| 36 |
|
|
\begin{description}
|
| 37 |
|
|
\item[3$^{er.}$ Año] \textbf<2>{Técnicas Digitales I}
|
| 38 |
|
|
\item[4$^{to.}$ Año] Técnicas Digitales II
|
| 39 |
|
|
\item[5$^{to.}$ Año] Técnicas Digitales III
|
| 40 |
|
|
\item[6$^{to.}$ Año] \textbf<2>{Técnicas Digitales IV (Electiva)}
|
| 41 |
|
|
\end{description}
|
| 42 |
|
|
\end{block}
|
| 43 |
|
|
|
| 44 |
|
|
\pause{}
|
| 45 |
|
|
\vfill{}
|
| 46 |
|
|
|
| 47 |
|
|
\begin{block}{Ventajas de los Dispositivos Lógicos Programables (PLDs)}
|
| 48 |
|
|
\begin{itemize}
|
| 49 |
|
|
\item Flexibilidad en el diseño
|
| 50 |
|
|
\item Costos reducidos
|
| 51 |
|
|
\item Aumenta la fiabilidad del diseño
|
| 52 |
|
|
\item Reduce espacio (placas PCBs)
|
| 53 |
|
|
\end{itemize}
|
| 54 |
|
|
\end{block}
|
| 55 |
|
|
|
| 56 |
|
|
\end{center}
|
| 57 |
|
|
\end{frame}
|
| 58 |
|
|
|
| 59 |
|
|
%-------------- FRAME -----------------
|
| 60 |
|
|
\begin{frame}
|
| 61 |
|
|
\frametitle{Estado de las tecnologías PLDs en Argentina}
|
| 62 |
|
|
\begin{center}
|
| 63 |
|
|
\begin{block}{}
|
| 64 |
|
|
En nuestra región las tecnologías PLDs se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa, aeroespaciales, comunicaciones están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos.
|
| 65 |
|
|
\end{block}
|
| 66 |
|
|
\end{center}
|
| 67 |
|
|
\end{frame}
|
| 68 |
|
|
|
| 69 |
|
|
\subsection{Antecedentes} %%%%%%%%%%%%%%%%%%%%%%%%%%%
|
| 70 |
|
|
|
| 71 |
|
|
%-------------- FRAME -----------------
|
| 72 |
|
|
\begin{frame}
|
| 73 |
|
|
\frametitle{Del MiniLab al Kit CPLD}
|
| 74 |
|
|
\begin{center}
|
| 75 |
|
|
\begin{block}{MiniLab}
|
| 76 |
|
|
Primer acercamiento con el diseño de sistemas digitales
|
| 77 |
|
|
\end{block}
|
| 78 |
|
|
\pause{}
|
| 79 |
|
|
\vfill{}
|
| 80 |
|
|
\begin{block}{Kit CPLD}
|
| 81 |
|
|
Adquisición del concepto de la lógica programable
|
| 82 |
|
|
\end{block}
|
| 83 |
|
|
\end{center}
|
| 84 |
|
|
\end{frame}
|
| 85 |
|
|
|
| 86 |
|
|
%-------------- FRAME -----------------
|
| 87 |
|
|
\begin{frame}
|
| 88 |
|
|
\frametitle{MiniLab}
|
| 89 |
|
|
\begin{center}
|
| 90 |
|
|
\includegraphics[width=0.8\textheight]{minilab}
|
| 91 |
|
|
\end{center}
|
| 92 |
|
|
\end{frame}
|
| 93 |
|
|
|
| 94 |
|
|
%-------------- FRAME -----------------
|
| 95 |
|
|
\begin{frame}
|
| 96 |
|
|
\frametitle{Kit de Desarrollo Educativo con CPLD}
|
| 97 |
|
|
\begin{center}
|
| 98 |
|
|
\begin{block}{CUDAR: Desarrollo y transferencia}
|
| 99 |
|
|
CUDAR incentivó a la generación de plataformas educativas y abiertos para transferir a los laboratorios
|
| 100 |
|
|
\end{block}
|
| 101 |
|
|
|
| 102 |
|
|
\pause{}
|
| 103 |
|
|
\vfill{}
|
| 104 |
|
|
|
| 105 |
|
|
\begin{block}{Objetivos}
|
| 106 |
|
|
\begin{description}
|
| 107 |
|
|
\item[Enseñanza:] Uso sencillo y práctico para quienes se inician en el diseño digital
|
| 108 |
|
|
\item[\textsl{Hardware} abierto:] Permita el beneficio de usuarios y desarrolladores de la plataforma
|
| 109 |
|
|
\end{description}
|
| 110 |
|
|
\end{block}
|
| 111 |
|
|
\end{center}
|
| 112 |
|
|
\end{frame}
|
| 113 |
|
|
|
| 114 |
|
|
%-------------- FRAME -----------------
|
| 115 |
|
|
\begin{frame}
|
| 116 |
|
|
\frametitle{Kit de Desarrollo Educativo con CPLD}
|
| 117 |
|
|
\begin{center}
|
| 118 |
|
|
\includegraphics<1>[width=0.9\textwidth]{block1cpld}
|
| 119 |
|
|
\includegraphics<2>[width=0.9\textwidth]{block2cpld}
|
| 120 |
|
|
\end{center}
|
| 121 |
|
|
\end{frame}
|
| 122 |
|
|
|
| 123 |
|
|
%-------------- FRAME -----------------
|
| 124 |
|
|
\begin{frame}
|
| 125 |
|
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
| 126 |
|
|
\begin{center}
|
| 127 |
|
|
%\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
|
| 128 |
|
|
%\includegraphics[height=0.4\textheight]{kit_cpld.png}
|
| 129 |
|
|
\includegraphics[width=\textwidth]{kit-cpld-foto}
|
| 130 |
|
|
\end{center}
|
| 131 |
|
|
\end{frame}
|
| 132 |
|
|
|
| 133 |
|
|
%-------------- FRAME -----------------
|
| 134 |
|
|
\begin{frame}
|
| 135 |
|
|
\frametitle{Plataformas comerciales}
|
| 136 |
|
|
% \transfade
|
| 137 |
|
|
\begin{columns}[onlytextwidth]
|
| 138 |
|
|
|
| 139 |
|
|
\begin{column}{0.4\textwidth}
|
| 140 |
|
|
\centering
|
| 141 |
|
|
\vfill
|
| 142 |
|
|
\includegraphics<1>[width=0.5\textwidth]{digilent}%
|
| 143 |
|
|
\hfill
|
| 144 |
|
|
\includegraphics<1>[width=\textwidth]{BASYS2-top-400}%
|
| 145 |
|
|
\vfill
|
| 146 |
|
|
\includegraphics<2>[width=0.5\textwidth]{altera-logo}%
|
| 147 |
|
|
\hfill
|
| 148 |
|
|
\includegraphics<2>[width=\textwidth]{de0-nano}%
|
| 149 |
|
|
\vfill
|
| 150 |
|
|
\includegraphics<3>[width=0.5\textwidth]{avnetlogo}%
|
| 151 |
|
|
\hfill
|
| 152 |
|
|
\includegraphics<3>[width=\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}%
|
| 153 |
|
|
\vfill
|
| 154 |
|
|
\end{column}
|
| 155 |
|
|
|
| 156 |
|
|
\begin{column}{0.55\textwidth}
|
| 157 |
|
|
\only<1>{
|
| 158 |
|
|
\begin{itemize}
|
| 159 |
|
|
\item Xilinx Spartan 3-E FPGA, 100K gates
|
| 160 |
|
|
\item Multiplicadores, RAM y 500MHz+
|
| 161 |
|
|
\item Puerto USB 2 full-speed (configuración y transferencia)
|
| 162 |
|
|
\item Memoria de Configuración Flash PROM XCF02
|
| 163 |
|
|
\item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA
|
| 164 |
|
|
\end{itemize}
|
| 165 |
|
|
}
|
| 166 |
|
|
|
| 167 |
|
|
\only<2>{
|
| 168 |
|
|
\begin{itemize}
|
| 169 |
|
|
\item Cyclone IV EP4CE22F17C6N, 22,320 LEs
|
| 170 |
|
|
\item Multiplicadores, RAM y 4 PLLs
|
| 171 |
|
|
\item Memoria de configuración EPCS16, SDRAM 32MB, EEPROM 2Kb (I2C)
|
| 172 |
|
|
\item 8 LEDs, 2 pulsadores,
|
| 173 |
|
|
\item Sensores: Acelerómetro de 3 ejes ADI ADXL345, ADC ADC128S022 de 12-bits/8-canales
|
| 174 |
|
|
\item Alimentación: USB (5 V), cable DC 5-V
|
| 175 |
|
|
\end{itemize}
|
| 176 |
|
|
}
|
| 177 |
|
|
|
| 178 |
|
|
\only<3>{
|
| 179 |
|
|
\begin{itemize}
|
| 180 |
|
|
\item Spartan-6 XC6SLX9-2CSG324C FPGA
|
| 181 |
|
|
\item Memoria de configuración SPI flash 128Mb, SDRAM 64MB
|
| 182 |
|
|
\item 10/100 Ethernet PHY
|
| 183 |
|
|
\item Sistema de alimentación (3-rail) con indicador de estado
|
| 184 |
|
|
\item 4 LEDs, llave DIP 4-bit
|
| 185 |
|
|
\end{itemize}
|
| 186 |
|
|
}
|
| 187 |
|
|
\end{column}
|
| 188 |
|
|
|
| 189 |
|
|
\end{columns}
|
| 190 |
|
|
\end{frame}
|
| 191 |
|
|
|
| 192 |
|
|
%-------------- FRAME -----------------
|
| 193 |
|
|
\begin{frame}
|
| 194 |
|
|
\frametitle{Recursos físicos Abierto (\textsl{Open Hardware})}
|
| 195 |
|
|
\begin{center}
|
| 196 |
|
|
\includegraphics[width=0.9\textwidth]{Ohw-logo.pdf}
|
| 197 |
|
|
\end{center}
|
| 198 |
|
|
\end{frame}
|
| 199 |
|
|
|
| 200 |
|
|
%-------------- FRAME -----------------
|
| 201 |
|
|
\begin{frame}
|
| 202 |
|
|
\frametitle{FPGALibre.sourceforge.net}
|
| 203 |
|
|
\begin{center}
|
| 204 |
|
|
\includegraphics[width=\textwidth]{fpgalibreweb}
|
| 205 |
|
|
\end{center}
|
| 206 |
|
|
\end{frame}
|
| 207 |
|
|
|
| 208 |
|
|
%-------------- FRAME -----------------
|
| 209 |
|
|
\begin{frame}
|
| 210 |
|
|
\frametitle{S3PROTO}
|
| 211 |
|
|
\begin{center}
|
| 212 |
|
|
|
| 213 |
|
|
\begin{block}{Características}
|
| 214 |
|
|
\begin{itemize}
|
| 215 |
|
|
\item Dispositivo FPGA capaz de alojar diseños digitales de
|
| 216 |
|
|
mediana y alta complejidad (1600K compuertas).
|
| 217 |
|
|
\item Desarrollada con herramientas de \emph{software libre}
|
| 218 |
|
|
(Kicad).
|
| 219 |
|
|
\item PCB de 4 capas fabricado por una empresa nacional.
|
| 220 |
|
|
\item Chip BGA soldado en el laboratorio con equipo infrarrojo
|
| 221 |
|
|
accesible.
|
| 222 |
|
|
\item Información de desarrollo y archivos de diseño disponibles
|
| 223 |
|
|
para libre uso, réplica y modificación.
|
| 224 |
|
|
\end{itemize}
|
| 225 |
|
|
\end{block}
|
| 226 |
|
|
|
| 227 |
|
|
\end{center}
|
| 228 |
|
|
\end{frame}
|
| 229 |
|
|
|
| 230 |
|
|
\begin{frame}
|
| 231 |
|
|
\frametitle{S3PROTO}
|
| 232 |
|
|
% \transfade
|
| 233 |
|
|
\begin{columns}[onlytextwidth]
|
| 234 |
|
|
\begin{column}{0.5\textwidth}
|
| 235 |
|
|
\centering
|
| 236 |
|
|
\vfill
|
| 237 |
|
|
\includegraphics<1-2>[width=\textwidth]{s3proto-bloque}%
|
| 238 |
|
|
\includegraphics<3>[width=0.8\textwidth]{s3power_inti}%
|
| 239 |
|
|
\vfill
|
| 240 |
|
|
\end{column}
|
| 241 |
|
|
|
| 242 |
|
|
\begin{column}{0.5\textwidth}
|
| 243 |
|
|
\only<1>{
|
| 244 |
|
|
\vfill
|
| 245 |
|
|
\includegraphics[width=\textwidth]{s3proto}%
|
| 246 |
|
|
\vfill
|
| 247 |
|
|
}
|
| 248 |
|
|
|
| 249 |
|
|
\only<2>{
|
| 250 |
|
|
\begin{itemize}
|
| 251 |
|
|
\item FPGA Xilinx Spartan 3E
|
| 252 |
|
|
(XC3S1600E)
|
| 253 |
|
|
\item 2 Memorias de configuración XCF04S
|
| 254 |
|
|
(4+4 Mbit).
|
| 255 |
|
|
\item USB Transceiver de 12 Mb/s
|
| 256 |
|
|
(Full Speed)
|
| 257 |
|
|
\item 2 Puertos seriales RS232 de hasta
|
| 258 |
|
|
300Kbps
|
| 259 |
|
|
\item 4 Pulsadores, 5 Dip switch, 4 LEDs
|
| 260 |
|
|
\item 1 Puerto JTAG.
|
| 261 |
|
|
\item 26 Pines de I/O.
|
| 262 |
|
|
\item Alimentación simple de 5V.
|
| 263 |
|
|
\end{itemize}
|
| 264 |
|
|
}
|
| 265 |
|
|
|
| 266 |
|
|
\only<3>{
|
| 267 |
|
|
Módulo de alimentación para las
|
| 268 |
|
|
familias Spartan 3. Está basado
|
| 269 |
|
|
en el chip TPS75003 y sigue los
|
| 270 |
|
|
mismos criterios que la tarjeta
|
| 271 |
|
|
S3PROTO-MINI.
|
| 272 |
|
|
Se trata de un impreso doble faz,
|
| 273 |
|
|
de 3x5 cm que se acopla a la
|
| 274 |
|
|
parte posterior de la S3PROTO-
|
| 275 |
|
|
MINI para proveerla de las
|
| 276 |
|
|
tensiones necesarias:
|
| 277 |
|
|
\begin{itemize}
|
| 278 |
|
|
\item 1,25 V / 2,5 A (Vcore)
|
| 279 |
|
|
\item 3,3 V / 2,5 A (Vcco)
|
| 280 |
|
|
\item 2,4 V / 200 mA (Vaux)
|
| 281 |
|
|
\end{itemize}
|
| 282 |
|
|
}
|
| 283 |
|
|
\end{column}
|
| 284 |
|
|
|
| 285 |
|
|
\end{columns}
|
| 286 |
|
|
\end{frame}
|
