OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [informe-tesis/] [tesis-beamer/] [ProyectoPHR.tex] - Blame information for rev 318

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 317 guanucolui
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
2
\section[Antecedentes]{Antecedentes}
3
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
4
 
5
\subsection{Conceptos básicos}
6
 
7
%-------------- FRAME -----------------
8
\begin{frame}
9
\frametitle{La formación académica en Ingeniería Electrónica}
10
\begin{center}
11
  \begin{block}{Área de Técnicas Digitales}
12
    Las \emph{técnicas digitales} se presentan en los últimos cuatro años de ingeniería.
13
  \end{block}
14
 
15
  \pause{}
16
  \vfill{}
17
 
18
  \begin{block}{Sistemas Digitales (definición)}
19
    Un sistema digital es un conjunto de dispositivos destinados a la generación, transmisión, manejo, procesamiento o almacenamiento de señales digitales.
20
  \end{block}
21
\end{center}
22
\end{frame}
23
 
24
%-------------- FRAME -----------------
25
\begin{frame}
26
\frametitle{Cátedras de Técnicas Digitales}
27
\begin{center}
28
    \begin{block}{Niveles}
29
      \begin{description}
30
      \item[3$^{er.}$ Año] \textbf<2>{Técnicas Digitales I}
31
      \item[4$^{to.}$ Año] Técnicas Digitales II
32
      \item[5$^{to.}$ Año] Técnicas Digitales III
33
      \item[6$^{to.}$ Año] \textbf<2>{Técnicas Digitales IV (Electiva)}
34
      \end{description}
35
    \end{block}
36
 
37
    \pause{}
38
    \vfill{}
39
 
40
    \begin{block}{Ventajas de los Dispositivos Lógicos Programables (PLDs)}
41
      \begin{itemize}
42
      \item Flexibilidad en el diseño
43
      \item Costos reducidos
44
      \item Aumenta la fiabilidad del diseño
45
      \item Reduce espacio (placas PCBs)
46
      \end{itemize}
47
    \end{block}
48
 
49
  \end{center}
50
\end{frame}
51
 
52
%-------------- FRAME -----------------
53
\begin{frame}
54
\frametitle{Estado de las tecnologías PLDs en Argentina}
55
\begin{center}
56
  \begin{block}{}
57
    En nuestra región las tecnologías PLDs se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa, aeroespaciales, comunicaciones están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos.
58
  \end{block}
59
\end{center}
60
\end{frame}
61
 
62
\subsection{Antecedentes} %%%%%%%%%%%%%%%%%%%%%%%%%%%
63
 
64
%-------------- FRAME -----------------
65
\begin{frame}
66
  \frametitle{MiniLab}
67
  \begin{center}
68
  \includegraphics[width=0.8\textheight]{minilab}
69
  \end{center}
70
\end{frame}
71
 
72
%-------------- FRAME -----------------
73
\begin{frame}
74
  \frametitle{Kit de Desarrollo Educativo con CPLD}
75
  \begin{center}
76
    \begin{block}{CUDAR: Desarrollo y transferencia}
77
      CUDAR incentivó a la generación de plataformas educativas y abiertos para transferir a los laboratorios
78
    \end{block}
79
 
80
    \pause{}
81
    \vfill{}
82
 
83
    \begin{block}{Objetivos}
84
      \begin{description}
85
      \item[Enseñanza:] Uso sencillo y práctico para quienes se inician en el diseño digital
86
      \item[\textsl{Hardware} abierto:] Permita el beneficio de usuarios y desarrolladores de la plataforma
87
      \end{description}
88
    \end{block}
89
  \end{center}
90
\end{frame}
91
 
92
%-------------- FRAME -----------------
93
\begin{frame}
94
\frametitle{Kit de Desarrollo Educativo con  CPLD}
95
\begin{center}
96
  \includegraphics<1>[width=0.9\textwidth]{block1cpld}
97
  \includegraphics<2>[width=0.9\textwidth]{block2cpld}
98
\end{center}
99
\end{frame}
100
 
101
%-------------- FRAME -----------------
102
\begin{frame}
103
\frametitle{Kit de Desarrollo educativo con CPLD}
104
\begin{center}
105
%\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
106
%\includegraphics[height=0.4\textheight]{kit_cpld.png}
107
\includegraphics[width=\textwidth]{kit-cpld-foto}
108
\end{center}
109
\end{frame}
110
 
111
%-------------- FRAME -----------------
112
\begin{frame}
113
  \frametitle{Plataformas comerciales}
114
  % \transfade
115
  \begin{columns}[onlytextwidth]
116
 
117
    \begin{column}{0.4\textwidth}
118
      \centering
119
      \vfill
120
      \includegraphics<1>[width=0.5\textwidth]{digilent}%
121
      \hfill
122
      \includegraphics<1>[width=\textwidth]{BASYS2-top-400}%
123
      \vfill
124
      \includegraphics<2>[width=0.5\textwidth]{altera-logo}%
125
      \hfill
126
      \includegraphics<2>[width=\textwidth]{de0-nano}%
127
      \vfill
128
      \includegraphics<3>[width=0.5\textwidth]{avnetlogo}%
129
      \hfill
130
      \includegraphics<3>[width=\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}%
131
      \vfill
132
    \end{column}
133
 
134
    \begin{column}{0.55\textwidth}
135
      \only<1>{
136
        \begin{itemize}
137
        \item Xilinx Spartan 3-E FPGA, 100K gates
138
        \item Multiplicadores, RAM y 500MHz+
139
        \item Puerto USB 2 full-speed (configuración y transferencia)
140
        \item Memoria de Configuración Flash PROM XCF02
141
        \item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA
142
        \end{itemize}
143
      }
144
 
145
      \only<2>{
146
        \begin{itemize}
147
        \item Cyclone IV EP4CE22F17C6N, 22,320 LEs
148
        \item Multiplicadores, RAM y 4 PLLs
149
        \item Memoria de configuración EPCS16, SDRAM 32MB, EEPROM 2Kb (I2C)
150
        \item 8 LEDs, 2 pulsadores,
151
        \item Sensores: Acelerómetro de 3 ejes ADI ADXL345, ADC ADC128S022 de 12-bits/8-canales
152
        \item Alimentación: USB (5 V), cable DC 5-V
153
        \end{itemize}
154
      }
155
 
156
      \only<3>{
157
        \begin{itemize}
158
        \item Spartan-6 XC6SLX9-2CSG324C FPGA
159
        \item Memoria de configuración SPI flash 128Mb, SDRAM 64MB
160
        \item 10/100 Ethernet PHY
161
        \item Sistema de alimentación (3-rail) con indicador de estado
162
        \item 4 LEDs, llave DIP 4-bit
163
        \end{itemize}
164
      }
165
    \end{column}
166
 
167
  \end{columns}
168
\end{frame}
169
 
170
%-------------- FRAME -----------------
171
\begin{frame}
172
\frametitle{Recursos físicos Abierto (\textsl{Open Hardware})}
173
\begin{center}
174
\includegraphics[width=0.9\textwidth]{Ohw-logo.pdf}
175
\end{center}
176
\end{frame}
177
 
178
%-------------- FRAME -----------------
179
\begin{frame}
180
\frametitle{FPGALibre.sourceforge.net}
181
\begin{center}
182
  \includegraphics[width=\textwidth]{fpgalibreweb}
183
\end{center}
184
\end{frame}
185
 
186
%-------------- FRAME -----------------
187
 
188
\begin{frame}
189
  \frametitle{S3PROTO}
190
  % \transfade
191
  \begin{columns}[onlytextwidth]
192
    \begin{column}{0.5\textwidth}
193
      \centering
194
      \vfill
195 318 guanucolui
      \includegraphics<1>[width=\textwidth]{s3proto}%
196
      \includegraphics<2>[width=0.8\textwidth]{s3power_inti}%
197 317 guanucolui
      \vfill
198
    \end{column}
199
 
200
    \begin{column}{0.5\textwidth}
201
      \only<1>{
202
        \begin{itemize}
203
          \item FPGA Xilinx Spartan 3E
204
            (XC3S1600E)
205
          \item 2 Memorias de configuración XCF04S
206
            (4+4 Mbit).
207
          \item USB Transceiver de 12 Mb/s
208
            (Full Speed)
209
          \item 2 Puertos seriales RS232 de hasta
210
            300Kbps
211
          \item 4 Pulsadores, 5 Dip switch, 4 LEDs
212
          \item 1 Puerto JTAG.
213
          \item 26 Pines de I/O.
214
          \item Alimentación simple de 5V.
215
        \end{itemize}
216
      }
217
 
218 318 guanucolui
      \only<2>{
219 317 guanucolui
        Módulo de alimentación para las
220
        familias Spartan 3. Está basado
221
        en el chip TPS75003 y sigue los
222
        mismos criterios que la tarjeta
223
        S3PROTO-MINI.
224
        Se trata de un impreso doble faz,
225
        de 3x5 cm que se acopla a la
226
        parte posterior de la S3PROTO-
227
        MINI para proveerla de las
228
        tensiones necesarias:
229
        \begin{itemize}
230
        \item 1,25 V / 2,5 A (Vcore)
231
        \item 3,3 V / 2,5 A (Vcco)
232
        \item 2,4 V / 200 mA (Vaux)
233
        \end{itemize}
234
      }
235
    \end{column}
236
 
237
  \end{columns}
238
\end{frame}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.