OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [papers/] [PHR/] [uEA2014/] [slide/] [beamer/] [PHRbeamer.tex] - Blame information for rev 279

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 277 maximiq
%\documentclass[handout]{beamer}
2
\documentclass{beamer}
3
 
4
\usepackage [utf8] {inputenc}
5
\usepackage [spanish] {babel}
6
 
7
\usepackage{graphicx}
8
\graphicspath{{images/}}
9
 
10 279 maximiq
%\setbeamertemplate{navigation symbols}{}  % borra los controles de navegación
11 277 maximiq
 
12 279 maximiq
\usetheme{Warsaw}
13
%\usetheme{Frankfurt}
14 277 maximiq
\usecolortheme[RGB={70,70,255}]{structure}
15
 
16 279 maximiq
\setbeamercovered{transparent=0}
17
%\setbeamercovered{transparent=40}
18 277 maximiq
 
19
%\beamersetuncovermixins{\opaqueness<1>{25}}{\opaqueness<2->{15}}
20
 
21
\title{Plataforma de Hardware Reconfigurable}
22
\author{Luis Guanuco, Sergio  Olmedo, Maximiliano Quinteros}
23
\date{\today}
24
\institute{Centro Universitario de Desarrollo en Automoción y Robótica\\Universidad Tecnológica Nacional, Facultad Regional Córdoba}
25
 
26
\titlegraphic{\includegraphics[width=5.5cm]{phr_small.png}}
27 279 maximiq
 
28 277 maximiq
\AtBeginSection[]{
29
  \begin{frame}
30
    \frametitle{Contenidos}
31
    \tableofcontents[currentsection,hideallsubsections]
32
  \end{frame}
33
}
34
 
35
 
36
\begin{document}
37
 
38
\begin{frame}
39
\titlepage
40
%\transfade
41
\end{frame}
42
 
43
\begin{frame}\frametitle{Contenidos}
44
%\transfade
45
\tableofcontents[hideallsubsections]
46
\end{frame}
47
 
48
 
49
 
50
\section{Introducción}
51
\begin{frame}
52 279 maximiq
\frametitle{Introducción}
53
\begin{center}
54
\includegraphics[width=0.6\textwidth]{prof.pdf}
55
\end{center}
56 277 maximiq
\end{frame}
57
 
58 279 maximiq
\begin{frame}
59
\frametitle{Kit CPLD}
60
\begin{center}
61
\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
62
\includegraphics[height=0.4\textheight]{kit_cpld.png}
63
\end{center}
64
\end{frame}
65
 
66
\begin{frame}
67
\frametitle{Plataforma de Hardware Reconfigurable}
68
\begin{center}
69
\includegraphics[width=1\textwidth]{phr_small.png}
70
\end{center}
71
\end{frame}
72
 
73 277 maximiq
\section[Diagrama de bloques]{Diagrama de bloques del Hardware}
74
\begin{frame}
75
\frametitle{Diagrama de bloques del Hardware}
76
\transfade
77
\begin{center}
78
    \includegraphics<1>[width=0.9\textwidth]{block1.pdf}
79
    \includegraphics<2>[width=0.9\textwidth]{block2.pdf}
80
    \includegraphics<3>[width=0.9\textwidth]{block3.pdf}
81
\end{center}
82
\end{frame}
83
 
84
 
85
\section{Placa PHR}
86
\begin{frame}
87
\frametitle{Placa PHR}
88
\begin{center}
89 279 maximiq
\includegraphics[width=\textwidth]{phr_text.png}
90 277 maximiq
\end{center}
91
\end{frame}
92
 
93
\subsection{Características}
94
\begin{frame}
95
\frametitle{Características}
96
 
97
\begin{description}[Memoria PROM:]
98
 
99
\item [FPGA:] Xilinx Spartan-3A XC3S200A (VQG100).
100
\pause
101
\item [Memoria PROM:] Xilinx XCF02S.
102
\pause
103
\item [Voltaje entrada:] 5V.
104
\pause
105
\item [Relojes:] Un reloj fijo y tres seleccionables:
106
 
107
        \begin{enumerate}
108
        \item 50 MHz.
109
        \item 16 MHz, 1 MHz, 500 kHz y 250 kHz.
110
        \item 125 kHz, 62.5 kHz, 31.25 kHz, 15.625 kHz.
111
        \item 3.9062 kHz, 1.9531 kHz, 976,56251 Hz.
112
   \end{enumerate}
113
\pause
114
\item [GPIO:] 28 pines en total.
115
\end{description}
116
 
117
\end{frame}
118
 
119
\begin{frame}[b]
120
\frametitle{Periféricos}
121
\only<1-5>{
122
\begin{itemize}
123
\item \textbf<1>{8 LEDs}
124
\item \textbf<2>{8 llaves (DIP switch)}
125
\item \textbf<3>{4 pulsadores}
126
\item \textbf<4>{Display de 7 segmentos cuádruple}
127
\item \textbf<5>{Puerto serie}
128
\end{itemize}
129
}
130
 
131
%\vspace{3cm}
132
\begin{center}
133
\includegraphics<1>[width=1\textwidth]{phr_top_leds.png}
134
\includegraphics<2>[width=1\textwidth]{phr_top_switches.png}
135
\includegraphics<3>[width=1\textwidth]{phr_top_botones.png}
136
\includegraphics<4>[width=1\textwidth]{phr_top_display.png}
137
\includegraphics<5>[width=1\textwidth]{phr_top_nada.png}
138
\includegraphics<6>[width=1\textwidth]{phr_top.png}
139
\end{center}
140
 
141
\vspace{1ex}
142
 
143
 
144
 
145
\end{frame}
146
 
147
 
148
\section{Placa S3Power}
149
\begin{frame}
150
\frametitle{Placa S3Power}
151
\begin{center}
152
\includegraphics[width=0.8\textwidth]{s3power_small.png}
153
\end{center}
154
\end{frame}
155
 
156
\subsection{INTI}
157
\begin{frame}
158
\frametitle{INTI}
159 279 maximiq
 
160
\begin{center}
161
\includegraphics[width=0.6\textwidth]{s3power_inti.png}
162
 
163
Christian Huy y Diego Brengi
164
 
165
Instituto Nacional de Tecnología Industrial
166
 
167
\end{center}
168
 
169 277 maximiq
\end{frame}
170
 
171
\subsection{Requerimientos de alimentación de la FPGA}
172
\begin{frame}
173
\frametitle{Voltajes de alimentación}
174
 
175
\begin{center}
176
\begin{tabular}{|c|p{4.5cm}|p{3cm}|}
177
        \hline
178
        \textbf{Entrada} & \textbf{Alimienta a} & \textbf{Tensión nominal} \\  \hline
179
        \hline
180
   VCCINT  & Núcleo interno (CLBs, bloques de RAM).  & 1.2V    \\      \hline
181
   VCCAUX  & DCMs, drivers diferenciales, pines de configuración dedicados y la  interfaz JTAG.    & 2.5V o 3.3V    \\ \hline
182
   VCCO0  & Banco de E/S número 0.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.    \\     \hline
183
   VCCO1  & Banco de E/S número 1.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.   \\      \hline
184
   VCCO2  & Banco de E/S número 2.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.    \\     \hline
185
   VCCO3  & Banco de E/S número 3.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.    \\     \hline
186
\end{tabular}
187
\end{center}
188
 
189
\end{frame}
190
 
191
\begin{frame}
192
\frametitle{Circuito POR}
193
 
194
El circuito \emph{Power On RESET} verifica:
195
\begin{itemize}
196
\item VCCINT
197
\item VCCAUX
198
\item VCCO2
199
\end{itemize}
200
 
201
\pause
202
 
203
Tiempos de encendido:
204
 
205
\begin{center}
206
\begin{tabular}{|c|l|c|c|}
207
        \hline
208
        \textbf{Símbolo} & \textbf{Rampa de} & \textbf{Min} & \textbf{Max} \\  \hline
209
        \hline
210
   VCCINTR & VCCINT  & 0.2 ms & 100 ms   \\     \hline
211
        VCCAUXR & VCCAUX  & 0.2 ms & 100 ms   \\        \hline
212
        VCCO2R  & VCCO del Banco 2  & 0.2 ms & 100 ms   \\      \hline
213
\end{tabular}
214
\end{center}
215
 
216
\end{frame}
217
 
218
 
219
\subsection{S3Power}
220
 
221
\begin{frame}
222
\frametitle{Voltajes elegidos}
223
\begin{itemize}
224
\item 1.2V y 2.5A para la lógica interna.
225
\item 3.3V y 2.5A para los bancos de pines.
226
\item 2.5V y 200mA para el módulo de comunicación JTAG.
227
\end{itemize}
228
\end{frame}
229
 
230
\begin{frame}
231
\frametitle{El chip TPS75003}
232
\begin{itemize}
233
\item<1-> Posee tres reguladores de tensión: Dos tipo Buck de 3A y eficiencia del 95\% y otro regulador lineal de 300 mA.
234
\item<2-> Voltaje de entrada de entre 2.2V y 6.5 V.
235
\item<3-> Arranque suave e independiente para cada regulador.
236
\item<4-> Tensiones ajustables de 1.2 V a 6.5 V para los convertidores Buck y de 1.0 V a 6.5 V para el convertidor lineal.
237
\end{itemize}
238
\end{frame}
239
 
240
\begin{frame}
241
\frametitle{Arranque medido}
242
\begin{center}
243
\includegraphics[width=0.9\textwidth]{arranque.pdf}
244
\end{center}
245
\end{frame}
246
 
247
 
248
\section{Placa OOCDLink}
249
\begin{frame}
250
\frametitle{Placa OOCDLink}
251
\begin{center}
252
\includegraphics[width=0.8\textwidth]{oocdlink_small.png}
253
\end{center}
254
\end{frame}
255
 
256
\subsection{FTDI chip}
257
\begin{frame}
258
\frametitle{FTDIchip}
259
\begin{center}
260
\includegraphics[width=1\textwidth]{FTblock.pdf}
261
\end{center}
262
\end{frame}
263
 
264
\section{Configuración de la FPGA}
265
\begin{frame}
266
\frametitle{Modos de configuración (familia Spartan-3A)}
267
\begin{itemize}
268
\item \textbf<2>{\textsl{Master Serial} desde una memoria PROM Flash de Xilinx}
269
\item \textsl{Serial Peripheral Interface} (SPI) desde una memoria Flash SPI
270
\item \textsl{Byte Peripheral Interface} (BPI) desde una memoria NOR Flash
271
\item \textsl{Slave Serial}, típicamente cargada desde un procesador
272
\item \textsl{Slave Parallel}, típicamente cargada desde un procesador
273
\item \textbf<2>{\textsl{Boundary Scan} (JTAG), típicamente cargada desde un procesador}
274
\end{itemize}
275
\end{frame}
276
 
277
 
278
\begin{frame}
279
\frametitle{Selección de los modos de configuración}
280
\includegraphics[width=1\textwidth]{config_modes.pdf}
281
\end{frame}
282
 
283
\begin{frame}
284
\frametitle{Circuito de configuración}
285
\includegraphics[width=1\textwidth]{conf_mod_sche.pdf}
286
\end{frame}
287
 
288
 
289
\subsection{Software}
290
 
291
\begin{frame}
292
\frametitle{xc3sprog}
293
\begin{center}
294 279 maximiq
\includegraphics[width=1\textwidth]{xc3sprog.pdf}
295 277 maximiq
\end{center}
296
\end{frame}
297
 
298
\begin{frame}
299
\frametitle{xc3sprog}
300
\begin{center}
301
\includegraphics[width=0.8\textwidth]{front-end.pdf}
302
\end{center}
303
\end{frame}
304
 
305 279 maximiq
\begin{frame}
306
\frametitle{PHR GUI}
307 277 maximiq
\begin{center}
308
\includegraphics[width=0.8\textwidth]{phr-gui.png}
309
\end{center}
310
\end{frame}
311
 
312
\appendix
313
 
314
\section*{Terminando}
315
\begin{frame}
316 279 maximiq
\begin{center}
317
\includegraphics[width=1\textwidth]{opencores.png}
318
\end{center}
319 277 maximiq
\end{frame}
320
 
321 279 maximiq
\begin{frame}
322
\frametitle{¿Preguntas?}
323
\begin{center}
324
\includegraphics[width=0.8\textwidth]{question.pdf}
325
\end{center}
326
\end{frame}
327 277 maximiq
 
328 279 maximiq
\begin{frame}
329
\frametitle{¿Preguntas?}
330
\begin{center}
331
\includegraphics[height=0.9\textheight]{question_.pdf}
332
\end{center}
333
\end{frame}
334
 
335
 
336 277 maximiq
\end{document}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.