| 1 |
82 |
guanucolui |
A continuación se agrega información útil sobre las placas diseñadas. Particularmente se agrega en función de los tags generados en el repositorio SVN.
|
| 2 |
|
|
|
| 3 |
|
|
/////////////////////////////////////////////////////////////////////////////
|
| 4 |
|
|
vie ago 2 16:07:03 ART 2013
|
| 5 |
|
|
|
| 6 |
|
|
== Directorios ==
|
| 7 |
|
|
drwxr-xr-x 3 luis luis 4096 jul 10 2012 BASE
|
| 8 |
|
|
drwxr-xr-x 4 luis luis 4096 jul 10 2012 DOC
|
| 9 |
|
|
drwxr-xr-x 6 luis luis 4096 jul 10 2012 envios
|
| 10 |
|
|
drwxr-xr-x 9 luis luis 4096 ago 2 15:51 FPGA
|
| 11 |
|
|
drwxr-xr-x 5 luis luis 4096 jul 11 2012 MOD
|
| 12 |
|
|
drwxr-xr-x 8 luis luis 4096 ago 2 15:56 OOCD_placa
|
| 13 |
|
|
drwxr-xr-x 10 luis luis 4096 ago 2 15:56 OT-CPLD
|
| 14 |
|
|
drwxr-xr-x 6 luis luis 4096 ago 2 15:58 s3power
|
| 15 |
|
|
|
| 16 |
|
|
== FIXMEs ==
|
| 17 |
|
|
Se describen los problemas que se deben corregir para las nuevas versiones de las placas.
|
| 18 |
|
|
|
| 19 |
|
|
=== FPGA ===
|
| 20 |
|
|
Se debe cambiar el layer donde se colocó la placa S3power ya que el mismo se ha colocado invertido y los LEDs indicadores de la S3power miraban hacia dentro.
|
| 21 |
|
|
El pin VCCJ de la memoria xcf01s se encontraba mal conectado, debería tener el mismo potencial que los puertos JTAG de la FPGA.
|
| 22 |
|
|
Cambiar el oscilador por uno SMD.
|
| 23 |
|
|
Revisar los resistores pull-up/down que se necesitan para la configuración de la FPGA (INIT_B, PUDC, PROG_B, etc.).
|
| 24 |
|
|
|
| 25 |
|
|
=== OOCD-placa ===
|
| 26 |
|
|
Revisar de colocar resistores pull-ups para las señales JTAG.
|
| 27 |
|
|
Estudiar la posibilidad de reemplazar el FT2232D por el FT232H, que es un solo puerto dedicado a JTAG y no tiene dos canales como el FT2232D.
|
| 28 |
|
|
Como se pretende que sea una placa independiente, podría optarse por cambiar las dimensiones de la placa para ponerlo en un gabinete, en tal caso, debería cambiarse los package de los LED para montarlo sobre el gabinete mencionado.
|
| 29 |
|
|
En el caso que se pretenda alimentar desde USB, debería estudiarse la posibilidad de transferir la tensión por el mismo cable JTAG en algunos de los pines que no tenga utilidad alguna. Lamentablemente lo más seguro es que tengamos que alimentar individualmente la placa FPGA y de ahí alimentar la OOCD-Link, ya que la alimentar del puerto USB deberíamos embeber ésta placa en la de la FPGA.
|
| 30 |
|
|
|
| 31 |
|
|
=== OT-CPLD ===
|
| 32 |
|
|
Se debe cambiar el circuito del LED indicador del regulador de tensión. Además se debe cambiar los pines del conector JTAG. Actualmente el mismo conector se utiliza para la alimentación de la placa, cuando debería ser exclusivo para las señanes JTAG (TMS, TDI, TDO, TCK, VREF y GND).
|
| 33 |
|
|
Se puede agregar a la versión nueva un dispositivo de clock como también un pulsador y LED de prueba en montaje superficial.
|
| 34 |
|
|
|
| 35 |
|
|
=== MOD ===
|
| 36 |
275 |
guanucolui |
Aún no se realizaron estas placas por lo que no sabemos si son versiones finales, como por ejemplo lo es S3power.
|
| 37 |
82 |
guanucolui |
|
| 38 |
|
|
|
| 39 |
275 |
guanucolui |
/////////////////////////////////////////////////////////////////////////////
|
| 40 |
|
|
|
| 41 |
|
|
lun may 5 23:16:34 ART 2014
|
| 42 |
|
|
|
| 43 |
|
|
== BASE ==
|
| 44 |
|
|
Se elimina el directorio "BASE" que se pensaba utilizar antes.
|
| 45 |
|
|
|
| 46 |
|
|
|
| 47 |
|
|
== PHRBoard ==
|
| 48 |
|
|
La primera versión se armó pero presentaron dos problemas importantes.
|
| 49 |
|
|
1- Se asignó a dos puertos "solo entradas" como "salidas".
|
| 50 |
|
|
2- El segundo problema es que se realizaron las placas con un espesor erroneo. El tamaño correcto sería 1.6mm y se fabricó con un espesor de 0.4mm.
|
| 51 |
|
|
Se realizó una nueva versión de la placa con las correcciones de los problemas anteriormente enunciadas. Además se mejoró la serigrafía con anotaciones más claras y se eliminaron algunos resistores que se pusieron de más.
|
| 52 |
|
|
|
