OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [fpgas/] [ip/] [Nexys2_T6502/] [sim/] [testbenches/] [xml/] [Nexys2_T6502_default_duth.design.xml] - Blame information for rev 133

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 133 jt_eaton
2
9
10
xmlns:spirit="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009"
11
xmlns:socgen="http://opencores.org"
12
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
13
xsi:schemaLocation="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009
14
http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009/index.xsd">
15
opencores.org
16
fpgas
17
Nexys2_T6502
18
default_duth.design
19
20
 
21
22
AN
23
24
25
26
 
27
28
A_CLK
29
30
31
32
 
33
34
BTN
35
36
37
38
 
39
40
B_CLK
41
42
43
44
 
45
46
CTS
47
48
49
50
 
51
52
DP
53
54
55
56
 
57
58
EPPASTB
59
60
61
62
 
63
64
EPPDB
65
66
67
68
 
69
70
EPPDSTB
71
72
73
74
 
75
76
EPPWAIT
77
78
79
80
 
81
82
FLASHCS
83
84
85
86
 
87
88
FLASHRP
89
90
91
92
 
93
94
FLASHSTSTS
95
96
97
98
 
99
100
HSYNC_N
101
102
103
104
 
105
106
JA_10
107
108
109
110
 
111
112
JA_1
113
114
115
116
 
117
118
JA_2
119
120
121
122
 
123
124
JA_3
125
126
127
128
 
129
130
JA_4
131
132
133
134
 
135
136
JA_7
137
138
139
140
 
141
142
JA_8
143
144
145
146
 
147
148
JA_9
149
150
151
152
 
153
154
JB_10
155
156
157
158
 
159
160
JB_1
161
162
163
164
 
165
166
JB_2
167
168
169
170
 
171
172
JB_3
173
174
175
176
 
177
178
JB_4
179
180
181
182
 
183
184
JB_7
185
186
187
188
 
189
190
JB_8
191
192
193
194
 
195
196
JB_9
197
198
199
200
 
201
202
JC_10
203
204
205
206
 
207
208
JC_1
209
210
211
212
 
213
214
JC_2
215
216
217
218
 
219
220
JC_3
221
222
223
224
 
225
226
JC_4
227
228
229
230
 
231
232
JC_7
233
234
235
236
 
237
238
JC_8
239
240
241
242
 
243
244
JC_9
245
246
247
248
 
249
250
JTAG_TCK
251
252
253
254
 
255
256
JTAG_TDI
257
258
259
260
 
261
262
JTAG_TDO
263
264
265
266
 
267
268
JTAG_TMS
269
270
271
272
 
273
274
JTAG_TRESET_N
275
276
277
278
 
279
280
LED
281
282
283
284
 
285
286
MEMADR
287
288
289
290
 
291
292
MEMDB
293
294
295
296
 
297
298
MEMOE
299
300
301
302
 
303
304
MEMWR
305
306
307
308
 
309
310
PIO
311
312
313
314
 
315
316
PS2C
317
318
319
320
 
321
322
PS2D
323
324
325
326
 
327
328
RAMADV
329
330
331
332
 
333
334
RAMCLK
335
336
337
338
 
339
340
RAMCRE
341
342
343
344
 
345
346
RAMCS
347
348
349
350
 
351
352
RAMLB
353
354
355
356
 
357
358
RAMUB
359
360
361
362
 
363
364
RAMWAIT
365
366
367
368
 
369
370
RS_RX
371
372
373
374
 
375
376
RS_TX
377
378
379
380
 
381
382
RTS
383
384
385
386
 
387
388
RXD
389
390
391
392
 
393
394
SEG
395
396
397
398
 
399
400
SW
401
402
403
404
 
405
406
TXD
407
408
409
410
 
411
412
USBADR
413
414
415
416
 
417
418
USBCLK
419
420
421
422
 
423
424
USBDIR
425
426
427
428
 
429
430
USBFLAG
431
432
433
434
 
435
436
USBMODE
437
438
439
440
 
441
442
USBOE
443
444
445
446
 
447
448
USBPKTEND
449
450
451
452
 
453
454
USBRDY
455
456
457
458
 
459
460
USBWR
461
462
463
464
 
465
466
VGABLUE
467
468
469
470
 
471
472
VGAGREEN
473
474
475
476
 
477
478
VGARED
479
480
481
482
 
483
484
VSYNC_N
485
486
487
488
 
489
 
490
491
492
 
493
494
dut
495
496
497
 CLOCK_FREQ
498
 CLOCK_PLL_DIV
499
 CLOCK_PLL_MULT
500
 CLOCK_PLL_SIZE
501
 CLOCK_SRC
502
 JTAG_USER1_RESET
503
 JTAG_USER1_WIDTH
504
 PROG_ROM_ADD
505
 PROG_ROM_WORDS
506
 RAM_ADD
507
 RAM_WORDS
508
 RESET_SENSE
509
 ROM_ADD
510
 ROM_WORDS
511
 UART_DIV
512
 UART_PRESCALE
513
 UART_PRE_SIZE
514
 VEC_TABLE
515
516
517
518

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.