URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [io/] [ip/] [io_module/] [sim/] [testbenches/] [xml/] [io_module_gpio_tb.xml] - Blame information for rev 135

Details | Compare with Previous | View Log





xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
 
opencores.org
io
io_module
gpio_tb
 
 
 

 
 

  gen_verilog
  104.0
  none
  :*common:*
  tools/verilog/gen_verilog
    
    
      destination
      io_module_gpio_tb
    
  

 

 
 
 
 


    BUS_ADDR_WIDTH16

 
 
       
 
 
              
              Params
              
              
                                   ipxact:library="io"
                                   ipxact:name="io_module"
                                   ipxact:version="gpio_dut.params"/>
 
 
 
 
             
              
 
              
              Bfm
              
                                   ipxact:library="io"
                                   ipxact:name="io_module"
                                   ipxact:version="bfm.design"/>
              
 
 
              
              icarus
              
              
                                   ipxact:library="Testbench"
                                   ipxact:name="toolflow"
                                   ipxact:version="icarus"/>
              
              
 
 
 
 
              
              common:*common:*
              Verilog
              
                     
                            fs-common
                     
              
 
              
              sim:*Simulation:*
              Verilog
              
                     
                            fs-sim
                     
              
 
 
              
              lint:*Lint:*
              Verilog
              
                     
                            fs-lint
                     
              
 
      
 
 
 
 
 
 
 

 
 
 
 

 
   
      fs-common
 
      
        
        ../verilog/top.ext.gpio
        verilogSourcefragment
      
 
 
 
   
 
 
   
      fs-sim
 
      
        
        ../verilog/common/io_module_gpio_tb
        verilogSourcemodule
      
 
 
   
 
   
      fs-lint
 
 
      
        
        ../verilog/common/io_module_gpio_tb
        verilogSourcemodule
      
 
 
 
 
   
 
 
 

 
 
 
 
 
 


Line No.	Rev	Author	Line
1	134	jt_eaton
2	131	jt_eaton
30	135	jt_eaton
31			`xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"`
32	131	jt_eaton	`xmlns:socgen="http://opencores.org"`
33			`xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"`
34	135	jt_eaton	`xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014`
35			`http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">`
36	131	jt_eaton
37	135	jt_eaton	`opencores.org`
38			`io`
39			`io_module`
40			`gpio_tb`
41	131	jt_eaton
42
43
44	135	jt_eaton
45	131	jt_eaton
46	133	jt_eaton
47	135	jt_eaton
48			`gen_verilog`
49			`104.0`
50			`none`
51			`:common:`
52			`tools/verilog/gen_verilog`
53
54
55			`destination`
56			`io_module_gpio_tb`
57
58
59
60	131	jt_eaton
61	135	jt_eaton
62	131	jt_eaton
63
64
65
66	135	jt_eaton
67
68			`BUS_ADDR_WIDTH16`
69
70	131	jt_eaton
71
72	135	jt_eaton
73	131	jt_eaton
74
75	135	jt_eaton
76			`Params`
77
78
79			`ipxact:library="io"`
80			`ipxact:name="io_module"`
81			`ipxact:version="gpio_dut.params"/>`
82	131	jt_eaton
83
84
85
86	135	jt_eaton
87
88	131	jt_eaton
89	135	jt_eaton
90			`Bfm`
91
92			`ipxact:library="io"`
93			`ipxact:name="io_module"`
94			`ipxact:version="bfm.design"/>`
95
96	131	jt_eaton
97
98	135	jt_eaton
99			`icarus`
100
101
102			`ipxact:library="Testbench"`
103			`ipxact:name="toolflow"`
104			`ipxact:version="icarus"/>`
105
106
107	131	jt_eaton
108
109
110
111	135	jt_eaton
112			`common:common:`
113			`Verilog`
114
115
116			`fs-common`
117
118
119	131	jt_eaton
120	135	jt_eaton
121			`sim:Simulation:`
122			`Verilog`
123
124
125			`fs-sim`
126
127
128	131	jt_eaton
129
130	135	jt_eaton
131			`lint:Lint:`
132			`Verilog`
133
134
135			`fs-lint`
136
137
138	131	jt_eaton
139	135	jt_eaton
140	131	jt_eaton
141
142
143
144
145
146
147	135	jt_eaton
148	131	jt_eaton
149
150
151
152	135	jt_eaton
153	131	jt_eaton
154	135	jt_eaton
155			`fs-common`
156	131	jt_eaton
157	135	jt_eaton
158
159			`../verilog/top.ext.gpio`
160			`verilogSourcefragment`
161
162	131	jt_eaton
163
164
165	135	jt_eaton
166	131	jt_eaton
167
168	135	jt_eaton
169			`fs-sim`
170	131	jt_eaton
171	135	jt_eaton
172
173			`../verilog/common/io_module_gpio_tb`
174			`verilogSourcemodule`
175
176	131	jt_eaton
177
178	135	jt_eaton
179	131	jt_eaton
180	135	jt_eaton
181			`fs-lint`
182	131	jt_eaton
183
184	135	jt_eaton
185
186			`../verilog/common/io_module_gpio_tb`
187			`verilogSourcemodule`
188
189	131	jt_eaton
190
191
192
193	135	jt_eaton
194	131	jt_eaton
195
196
197	135	jt_eaton
198	131	jt_eaton
199
200
201
202
203
204	135	jt_eaton

Browse

Tools

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [io/] [ip/] [io_module/] [sim/] [testbenches/] [xml/] [io_module_gpio_tb.xml] - Blame information for rev 135