OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [logic/] [ip/] [micro_bus/] [rtl/] [xml/] [micro_bus_exp9.xml] - Blame information for rev 131

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line
1 131 jt_eaton
2
30
31 
xmlns:spirit="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009"
32 
xmlns:socgen="http://opencores.org"
33 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
34 
xsi:schemaLocation="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009
35 
http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009/index.xsd">
36 
 
37 
opencores.org
38 
logic
39 
micro_bus
40 
exp9  default
41 
 
42 
 
43 
 
44
45 
 
46 
mb_out
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61 
 
62 
 
63
64 
 
65
66 
        addr
67
68 
        addr_in
69 
          70
70
71
72 
 
73
74 
        rdata
75
76 
        rdata_out
77 
          150
78
79
80 
 
81
82 
        wdata
83
84 
        wdata_in
85 
          70
86
87
88 
 
89
90 
        rd
91
92 
        rd_in
93
94
95 
 
96
97 
        wr
98
99 
        wr_in
100
101
102 
 
103
104 
        cs
105
106 
        cs_in
107
108
109 
 
110
111 
        wait
112
113 
        wait_out
114 
        reg
115
116
117 
 
118
119
120 
 
121 
 
122 
 
123 
 
124 
 
125 
mas_0
126
127
128
129 
 
130
131 
 
132
133 
        addr
134
135 
        mas_0_addr_out
136 
          70
137
138
139 
 
140
141 
        rdata
142
143 
        mas_0_rdata_in
144 
          70
145
146
147 
 
148
149 
        wdata
150
151 
        mas_0_wdata_out
152 
          70
153
154
155 
 
156
157 
        rd
158
159 
        mas_0_rd_out
160
161
162 
 
163
164 
        wr
165
166 
        mas_0_wr_out
167
168
169 
 
170
171 
        cs
172
173 
        mas_0_cs_out
174
175
176 
 
177
178
179 
 
180 
 
181 
 
182 
 
183 
 
184 
 
185 
 
186 
mas_1
187
188
189
190 
 
191
192 
 
193
194 
        addr
195
196 
        mas_1_addr_out
197 
          70
198
199
200 
 
201
202 
        rdata
203
204 
        mas_1_rdata_in
205 
          70
206
207
208 
 
209
210 
        wdata
211
212 
        mas_1_wdata_out
213 
          70
214
215
216 
 
217
218 
        rd
219
220 
        mas_1_rd_out
221
222
223 
 
224
225 
        wr
226
227 
        mas_1_wr_out
228
229
230 
 
231
232 
        cs
233
234 
        mas_1_cs_out
235
236
237 
 
238
239
240 
 
241 
 
242 
 
243 
 
244 
 
245 
 
246 
 
247 
 
248 
mas_2
249
250
251
252 
 
253 
 
254
255 
 
256
257 
        addr
258
259 
        mas_2_addr_out
260 
          70
261
262
263 
 
264
265 
        rdata
266
267 
        mas_2_rdata_in
268 
          70
269
270
271 
 
272
273 
        wdata
274
275 
        mas_2_wdata_out
276 
          70
277
278
279 
 
280
281 
        rd
282
283 
        mas_2_rd_out
284
285
286 
 
287
288 
        wr
289
290 
        mas_2_wr_out
291
292
293 
 
294
295 
        cs
296
297 
        mas_2_cs_out
298
299
300 
 
301
302
303 
 
304 
 
305 
 
306 
 
307 
 
308 
mas_3
309
310
311
312 
 
313
314 
 
315
316 
        addr
317
318 
        mas_3_addr_out
319 
          70
320
321
322 
 
323
324 
        rdata
325
326 
        mas_3_rdata_in
327 
          70
328
329
330 
 
331
332 
        wdata
333
334 
        mas_3_wdata_out
335 
          70
336
337
338 
 
339
340 
        rd
341
342 
        mas_3_rd_out
343
344
345 
 
346
347 
        wr
348
349 
        mas_3_wr_out
350
351
352 
 
353
354 
        cs
355
356 
        mas_3_cs_out
357
358
359 
 
360
361
362 
 
363 
 
364 
 
365 
 
366 
 
367 
mas_4
368
369
370 
 
371
372 
 
373 
 
374
375 
 
376
377 
        addr
378
379 
        mas_4_addr_out
380 
          70
381
382
383 
 
384
385 
        rdata
386
387 
        mas_4_rdata_in
388 
          70
389
390
391 
 
392
393 
        wdata
394
395 
        mas_4_wdata_out
396 
          70
397
398
399 
 
400
401 
        rd
402
403 
        mas_4_rd_out
404
405
406 
 
407
408 
        wr
409
410 
        mas_4_wr_out
411
412
413 
 
414
415 
        cs
416
417 
        mas_4_cs_out
418
419
420 
 
421
422
423 
 
424 
 
425 
 
426 
 
427 
 
428 
mas_5
429
430
431 
 
432
433
434 
 
435
436 
        addr
437
438 
        mas_5_addr_out
439 
          70
440
441
442 
 
443
444 
        rdata
445
446 
        mas_5_rdata_in
447 
          70
448
449
450 
 
451
452 
        wdata
453
454 
        mas_5_wdata_out
455 
          70
456
457
458 
 
459
460 
        rd
461
462 
        mas_5_rd_out
463
464
465 
 
466
467 
        wr
468
469 
        mas_5_wr_out
470
471
472 
 
473
474 
        cs
475
476 
        mas_5_cs_out
477
478
479 
 
480
481
482 
 
483 
 
484 
 
485 
 
486 
 
487 
mas_6
488
489
490 
 
491
492 
 
493
494 
 
495
496 
        addr
497
498 
        mas_6_addr_out
499 
          70
500
501
502 
 
503
504 
        rdata
505
506 
        mas_6_rdata_in
507 
          70
508
509
510 
 
511
512 
        wdata
513
514 
        mas_6_wdata_out
515 
          70
516
517
518 
 
519
520 
        rd
521
522 
        mas_6_rd_out
523
524
525 
 
526
527 
        wr
528
529 
        mas_6_wr_out
530
531
532 
 
533
534 
        cs
535
536 
        mas_6_cs_out
537
538
539 
 
540
541
542 
 
543 
 
544 
 
545 
 
546 
 
547 
mas_7
548
549
550 
 
551
552 
 
553 
 
554
555 
 
556
557 
        addr
558
559 
        mas_7_addr_out
560 
          70
561
562
563 
 
564
565 
        rdata
566
567 
        mas_7_rdata_in
568 
          70
569
570
571 
 
572
573 
        wdata
574
575 
        mas_7_wdata_out
576 
          70
577
578
579 
 
580
581 
        rd
582
583 
        mas_7_rd_out
584
585
586 
 
587
588 
        wr
589
590 
        mas_7_wr_out
591
592
593 
 
594
595 
        cs
596
597 
        mas_7_cs_out
598
599
600 
 
601
602
603 
 
604 
 
605 
 
606 
 
607 
 
608 
mas_8
609
610
611 
 
612
613 
 
614
615 
 
616
617 
        addr
618
619 
        mas_8_addr_out
620 
          70
621
622
623 
 
624
625 
        rdata
626
627 
        mas_8_rdata_in
628 
          70
629
630
631 
 
632
633 
        wdata
634
635 
        mas_8_wdata_out
636 
          70
637
638
639 
 
640
641 
        rd
642
643 
        mas_8_rd_out
644
645
646 
 
647
648 
        wr
649
650 
        mas_8_wr_out
651
652
653 
 
654
655 
        cs
656
657 
        mas_8_cs_out
658
659
660 
 
661
662
663 
 
664 
 
665 
 
666 
 
667 
 
668 
 
669 
 
670 
 
671 
 
672 
 
673 
 
674
675 
 
676 
 
677 
 
678
679 
 
680 
 
681 
 
682 
 
683 
 
684 
 
685 
 
686
687 
  gen_verilog
688 
  104.0
689 
  none
690 
  common
691 
  ./tools/verilog/gen_verilog
692
693
694 
      destination
695 
      top.exp9
696
697
698 
      dest_dir
699 
      ../verilog
700
701
702
703 
 
704 
 
705 
 
706
707 
 
708 
 
709
710 
 
711
712 
      fs-common
713 
 
714
715
716 
        ../verilog/top.body.exp9
717 
        verilogSourcefragment
718
719 
 
720
721 
 
722
723 
      fs-sim
724 
 
725
726
727 
        ../verilog/copyright.v
728 
        verilogSourceinclude
729
730 
 
731 
 
732
733
734 
        ../verilog/common/top.exp9
735 
        verilogSourcemodule
736
737 
 
738 
 
739
740 
 
741 
 
742 
 
743 
 
744
745 
      fs-syn
746 
 
747
748
749 
        ../verilog/copyright.v
750 
        verilogSourceinclude
751
752 
 
753 
 
754 
 
755
756
757 
        ../verilog/common/top.exp9
758 
        verilogSourcemodule
759
760 
 
761 
 
762 
 
763
764 
 
765 
 
766 
 
767 
 
768 
 
769 
 
770
771 
 
772 
 
773 
 
774 
 
775
776 
 
777
778 
 
779 
 
780 
 
781
782 
              verilog
783
784
785 
                                   spirit:library="Testbench"
786 
                                   spirit:name="toolflow"
787 
                                   spirit:version="verilog"/>
788
789
790 
 
791 
 
792 
 
793 
 
794 
 
795
796 
              commoncommon
797 
 
798 
              Verilog
799
800
801 
                            fs-common
802
803
804 
 
805
806 
              sim:*Simulation:*
807 
 
808 
              Verilog
809
810
811 
                            fs-sim
812
813
814 
 
815 
 
816
817 
              syn:*Synthesis:*
818 
 
819 
              Verilog
820
821
822 
                            fs-syn
823
824
825 
 
826 
 
827
828 
              doc
829
830
831 
                                   spirit:library="Testbench"
832 
                                   spirit:name="toolflow"
833 
                                   spirit:version="documentation"/>
834
835 
              :*Documentation:*
836 
              Verilog
837
838 
 
839 
 
840
841 
 
842 
 
843 
 
844 
 
845
846 
SLA_ADDR_WIDTH8
847 
SLA_DATA_WIDTH16
848 
MAS_ADDR_WIDTH4
849 
MAS_DATA_WIDTH8
850
851 
 
852 
 
853 
 
854
855 
 
856 
clk
857 
wire
858 
in
859
860 
 
861 
 
862 
reset
863 
wire
864 
in
865
866 
 
867 
 
868 
 
869 
enable
870 
wire
871 
in
872
873 
 
874
875 
 
876 
 
877
878 
 
879 
 
880 
 
881 
 
882
883 
 
884 
 
885
886 
 
887 
   4
888 
   mb_out
889 
 
890 
 
891
892 
     mas_0
893 
     0x00
894
895 
 
896 
 
897
898 
     mas_1
899 
     0x10
900
901 
 
902 
 
903
904 
     mas_2
905 
     0x20
906
907 
 
908 
 
909
910 
     mas_3
911 
     0x30
912
913 
 
914
915 
     mas_4
916 
     0x40
917
918 
 
919 
 
920
921 
     mas_5
922 
     0x50
923
924 
 
925 
 
926
927 
     mas_6
928 
     0x60
929
930 
 
931 
 
932
933 
     mas_7
934 
     0x70
935
936 
 
937 
 
938
939 
     mas_8
940 
     0x80
941
942 
 
943 
 
944
945 
 
946 
 
947 
 
948
949 
 
950 
 
951
952 
 
953
954 
    mas_0
955 
    0x10
956 
    8
957
958 
 
959
960 
    mas_1
961 
    0x10
962 
    8
963
964 
 
965
966 
    mas_2
967 
    0x10
968 
    8
969
970 
 
971
972 
    mas_3
973 
    0x10
974 
    8
975
976 
 
977
978 
    mas_4
979 
    0x10
980 
    8
981
982 
 
983
984 
    mas_5
985 
    0x10
986 
    8
987
988 
 
989
990 
    mas_6
991 
    0x10
992 
    8
993
994 
 
995
996 
    mas_7
997 
    0x10
998 
    8
999
1000 
 
1001
1002 
    mas_8
1003 
    0x10
1004 
    8
1005
1006 
 
1007 
 
1008 
 
1009 
 
1010 
 
1011 
 
1012
1013 
 
1014 
 
1015 
 
1016 
 
1017
1018 
 
1019 
 
1020 
 
1021 
 
1022 
 
1023 
 
1024 
 

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.