1 |
2 |
nuubik |
-- Copyright (C) 1991-2006 Altera Corporation
|
2 |
|
|
-- Your use of Altera Corporation's design tools, logic functions
|
3 |
|
|
-- and other software and tools, and its AMPP partner logic
|
4 |
|
|
-- functions, and any output files any of the foregoing
|
5 |
|
|
-- (including device programming or simulation files), and any
|
6 |
|
|
-- associated documentation or information are expressly subject
|
7 |
|
|
-- to the terms and conditions of the Altera Program License
|
8 |
|
|
-- Subscription Agreement, Altera MegaCore Function License
|
9 |
|
|
-- Agreement, or other applicable license agreement, including,
|
10 |
|
|
-- without limitation, that your use is for the sole purpose of
|
11 |
|
|
-- programming logic devices manufactured by Altera and sold by
|
12 |
|
|
-- Altera or its authorized distributors. Please refer to the
|
13 |
|
|
-- applicable agreement for further details.
|
14 |
|
|
--
|
15 |
|
|
-- This is a Quartus II output file. It is for reporting purposes only, and is
|
16 |
|
|
-- not intended for use as a Quartus II input file. This file cannot be used
|
17 |
|
|
-- to make Quartus II pin assignments - for instructions on how to make pin
|
18 |
|
|
-- assignments, please see Quartus II help.
|
19 |
|
|
---------------------------------------------------------------------------------
|
20 |
|
|
|
21 |
|
|
|
22 |
|
|
|
23 |
|
|
---------------------------------------------------------------------------------
|
24 |
|
|
-- NC : No Connect. This pin has no internal connection to the device.
|
25 |
|
|
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V).
|
26 |
|
|
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
|
27 |
|
|
-- of its bank.
|
28 |
|
|
-- Bank 1: 3.3V
|
29 |
|
|
-- Bank 2: 3.3V
|
30 |
|
|
-- Bank 3: 3.3V
|
31 |
|
|
-- Bank 4: 3.3V
|
32 |
|
|
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
|
33 |
|
|
-- It can also be used to report unused dedicated pins. The connection
|
34 |
|
|
-- on the board for unused dedicated pins depends on whether this will
|
35 |
|
|
-- be used in a future design. One example is device migration. When
|
36 |
|
|
-- using device migration, refer to the device pin-tables. If it is a
|
37 |
|
|
-- GND pin in the pin table or if it will not be used in a future design
|
38 |
|
|
-- for another purpose the it MUST be connected to GND. If it is an unused
|
39 |
|
|
-- dedicated pin, then it can be connected to a valid signal on the board
|
40 |
|
|
-- (low, high, or toggling) if that signal is required for a different
|
41 |
|
|
-- revision of the design.
|
42 |
|
|
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
|
43 |
|
|
-- This pin should be connected to GND. It may also be connected to a
|
44 |
|
|
-- valid signal on the board (low, high, or toggling) if that signal
|
45 |
|
|
-- is required for a different revision of the design.
|
46 |
|
|
-- GND* : Unused I/O pin. This pin can either be left unconnected or
|
47 |
|
|
-- connected to GND. Connecting this pin to GND will improve the
|
48 |
|
|
-- device's immunity to noise.
|
49 |
|
|
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
|
50 |
|
|
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
|
51 |
|
|
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
|
52 |
|
|
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
|
53 |
|
|
---------------------------------------------------------------------------------
|
54 |
|
|
|
55 |
7 |
nuubik |
Quartus II Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
|
56 |
2 |
nuubik |
CHIP "dongle_syn" ASSIGNED TO AN: EP1C6T144C8
|
57 |
|
|
|
58 |
|
|
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
|
59 |
|
|
-------------------------------------------------------------------------------------------------------------
|
60 |
|
|
seg_out[6] : 1 : output : LVCMOS : : 1 : Y
|
61 |
|
|
seg_out[0] : 2 : output : LVCMOS : : 1 : Y
|
62 |
|
|
seg_out[5] : 3 : output : LVCMOS : : 1 : Y
|
63 |
7 |
nuubik |
usb_rxf_n : 4 : input : LVCMOS : : 1 : Y
|
64 |
|
|
usb_txe_n : 5 : input : LVCMOS : : 1 : Y
|
65 |
|
|
usb_wr : 6 : bidir : LVCMOS : : 1 : Y
|
66 |
|
|
usb_rd_n : 7 : bidir : LVCMOS : : 1 : Y
|
67 |
2 |
nuubik |
VCCIO1 : 8 : power : : 3.3V : 1 :
|
68 |
|
|
GND : 9 : gnd : : : :
|
69 |
7 |
nuubik |
lclk : 10 : input : LVCMOS : : 1 : Y
|
70 |
|
|
mode[0] : 11 : input : LVCMOS : : 1 : Y
|
71 |
|
|
~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 12 : input : LVCMOS : : 1 : N
|
72 |
2 |
nuubik |
DATA0 : 13 : input : : : 1 :
|
73 |
|
|
nCONFIG : 14 : : : : 1 :
|
74 |
|
|
VCCA_PLL1 : 15 : power : : 1.5V : :
|
75 |
|
|
GND+ : 16 : : : : 1 :
|
76 |
|
|
GND+ : 17 : : : : 1 :
|
77 |
|
|
GNDA_PLL1 : 18 : gnd : : : :
|
78 |
|
|
GNDG_PLL1 : 19 : gnd : : : :
|
79 |
|
|
nCEO : 20 : : : : 1 :
|
80 |
|
|
nCE : 21 : : : : 1 :
|
81 |
|
|
MSEL0 : 22 : : : : 1 :
|
82 |
|
|
MSEL1 : 23 : : : : 1 :
|
83 |
|
|
DCLK : 24 : bidir : : : 1 :
|
84 |
7 |
nuubik |
~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 25 : input : LVCMOS : : 1 : N
|
85 |
|
|
mode[1] : 26 : input : LVCMOS : : 1 : Y
|
86 |
|
|
usb_bd[7] : 27 : bidir : LVCMOS : : 1 : Y
|
87 |
|
|
usb_bd[6] : 28 : bidir : LVCMOS : : 1 : Y
|
88 |
2 |
nuubik |
VCCIO1 : 29 : power : : 3.3V : 1 :
|
89 |
|
|
GND : 30 : gnd : : : :
|
90 |
7 |
nuubik |
usb_bd[5] : 31 : bidir : LVCMOS : : 1 : Y
|
91 |
|
|
usb_bd[4] : 32 : bidir : LVCMOS : : 1 : Y
|
92 |
|
|
usb_bd[3] : 33 : bidir : LVCMOS : : 1 : Y
|
93 |
|
|
usb_bd[2] : 34 : bidir : LVCMOS : : 1 : Y
|
94 |
|
|
usb_bd[1] : 35 : bidir : LVCMOS : : 1 : Y
|
95 |
|
|
usb_bd[0] : 36 : bidir : LVCMOS : : 1 : Y
|
96 |
|
|
fl_addr[23] : 37 : output : LVCMOS : : 4 : Y
|
97 |
|
|
fl_addr[1] : 38 : output : LVCMOS : : 4 : Y
|
98 |
|
|
fl_addr[2] : 39 : output : LVCMOS : : 4 : Y
|
99 |
|
|
fl_addr[3] : 40 : output : LVCMOS : : 4 : Y
|
100 |
|
|
fl_addr[4] : 41 : output : LVCMOS : : 4 : Y
|
101 |
|
|
fl_addr[5] : 42 : output : LVCMOS : : 4 : Y
|
102 |
2 |
nuubik |
GND : 43 : gnd : : : :
|
103 |
|
|
VCCIO4 : 44 : power : : 3.3V : 4 :
|
104 |
|
|
GND : 45 : gnd : : : :
|
105 |
|
|
VCCINT : 46 : power : : 1.5V : :
|
106 |
7 |
nuubik |
fl_addr[6] : 47 : output : LVCMOS : : 4 : Y
|
107 |
|
|
fl_addr[7] : 48 : output : LVCMOS : : 4 : Y
|
108 |
|
|
fl_addr[8] : 49 : output : LVCMOS : : 4 : Y
|
109 |
|
|
fl_addr[9] : 50 : output : LVCMOS : : 4 : Y
|
110 |
|
|
fl_ce_n : 51 : output : LVCMOS : : 4 : Y
|
111 |
|
|
fl_addr[10] : 52 : output : LVCMOS : : 4 : Y
|
112 |
|
|
fl_addr[11] : 53 : output : LVCMOS : : 4 : Y
|
113 |
2 |
nuubik |
GND : 54 : gnd : : : :
|
114 |
|
|
VCCINT : 55 : power : : 1.5V : :
|
115 |
7 |
nuubik |
fl_addr[12] : 56 : output : LVCMOS : : 4 : Y
|
116 |
|
|
fl_addr[13] : 57 : output : LVCMOS : : 4 : Y
|
117 |
|
|
fl_addr[14] : 58 : output : LVCMOS : : 4 : Y
|
118 |
|
|
fl_addr[15] : 59 : output : LVCMOS : : 4 : Y
|
119 |
|
|
fl_addr[16] : 60 : output : LVCMOS : : 4 : Y
|
120 |
|
|
fl_addr[17] : 61 : output : LVCMOS : : 4 : Y
|
121 |
|
|
fl_addr[18] : 62 : output : LVCMOS : : 4 : Y
|
122 |
2 |
nuubik |
GND : 63 : gnd : : : :
|
123 |
|
|
VCCINT : 64 : power : : 1.5V : :
|
124 |
|
|
GND : 65 : gnd : : : :
|
125 |
|
|
VCCIO4 : 66 : power : : 3.3V : 4 :
|
126 |
7 |
nuubik |
fl_addr[19] : 67 : output : LVCMOS : : 4 : Y
|
127 |
|
|
fl_addr[20] : 68 : output : LVCMOS : : 4 : Y
|
128 |
|
|
fl_addr[21] : 69 : output : LVCMOS : : 4 : Y
|
129 |
|
|
fl_addr[22] : 70 : output : LVCMOS : : 4 : Y
|
130 |
|
|
fl_addr[0] : 71 : output : LVCMOS : : 4 : Y
|
131 |
16 |
nuubik |
seg_out[7] : 72 : output : LVCMOS : : 4 : N
|
132 |
|
|
hdr[10] : 73 : bidir : LVCMOS : : 3 : Y
|
133 |
|
|
hdr[9] : 74 : bidir : LVCMOS : : 3 : Y
|
134 |
|
|
hdr[8] : 75 : bidir : LVCMOS : : 3 : Y
|
135 |
|
|
hdr[7] : 76 : bidir : LVCMOS : : 3 : Y
|
136 |
|
|
hdr[6] : 77 : bidir : LVCMOS : : 3 : Y
|
137 |
|
|
hdr[5] : 78 : bidir : LVCMOS : : 3 : Y
|
138 |
|
|
hdr[4] : 79 : bidir : LVCMOS : : 3 : Y
|
139 |
2 |
nuubik |
GND : 80 : gnd : : : :
|
140 |
|
|
VCCIO3 : 81 : power : : 3.3V : 3 :
|
141 |
16 |
nuubik |
hdr[3] : 82 : bidir : LVCMOS : : 3 : Y
|
142 |
|
|
hdr[2] : 83 : bidir : LVCMOS : : 3 : Y
|
143 |
|
|
hdr[1] : 84 : bidir : LVCMOS : : 3 : Y
|
144 |
|
|
hdr[0] : 85 : bidir : LVCMOS : : 3 : Y
|
145 |
2 |
nuubik |
CONF_DONE : 86 : : : : 3 :
|
146 |
|
|
nSTATUS : 87 : : : : 3 :
|
147 |
|
|
TCK : 88 : input : : : 3 :
|
148 |
|
|
TMS : 89 : input : : : 3 :
|
149 |
|
|
TDO : 90 : output : : : 3 :
|
150 |
|
|
GNDG_PLL2 : 91 : gnd : : : :
|
151 |
|
|
GND+ : 92 : : : : 3 :
|
152 |
7 |
nuubik |
sys_clk : 93 : input : LVCMOS : : 3 : Y
|
153 |
2 |
nuubik |
VCCA_PLL2 : 94 : power : : 1.5V : :
|
154 |
|
|
TDI : 95 : input : : : 3 :
|
155 |
7 |
nuubik |
lreset_n : 96 : input : LVCMOS : : 3 : Y
|
156 |
2 |
nuubik |
lad[0] : 97 : bidir : LVCMOS : : 3 : Y
|
157 |
|
|
lad[2] : 98 : bidir : LVCMOS : : 3 : Y
|
158 |
|
|
lad[1] : 99 : bidir : LVCMOS : : 3 : Y
|
159 |
7 |
nuubik |
lframe_n : 100 : input : LVCMOS : : 3 : Y
|
160 |
2 |
nuubik |
GND : 101 : gnd : : : :
|
161 |
|
|
VCCIO3 : 102 : power : : 3.3V : 3 :
|
162 |
|
|
lad[3] : 103 : bidir : LVCMOS : : 3 : Y
|
163 |
7 |
nuubik |
led_red : 104 : output : LVCMOS : : 3 : Y
|
164 |
|
|
led_green : 105 : output : LVCMOS : : 3 : Y
|
165 |
2 |
nuubik |
scn_seg[2] : 106 : output : LVCMOS : : 3 : Y
|
166 |
|
|
scn_seg[1] : 107 : output : LVCMOS : : 3 : Y
|
167 |
|
|
scn_seg[3] : 108 : output : LVCMOS : : 3 : Y
|
168 |
|
|
seg_out[1] : 109 : output : LVCMOS : : 2 : Y
|
169 |
|
|
seg_out[2] : 110 : output : LVCMOS : : 2 : Y
|
170 |
|
|
seg_out[4] : 111 : output : LVCMOS : : 2 : Y
|
171 |
|
|
seg_out[3] : 112 : output : LVCMOS : : 2 : Y
|
172 |
|
|
scn_seg[0] : 113 : output : LVCMOS : : 2 : Y
|
173 |
7 |
nuubik |
fl_we_n : 114 : output : LVCMOS : : 2 : Y
|
174 |
2 |
nuubik |
VCCIO2 : 115 : power : : 3.3V : 2 :
|
175 |
|
|
GND : 116 : gnd : : : :
|
176 |
|
|
VCCINT : 117 : power : : 1.5V : :
|
177 |
|
|
GND : 118 : gnd : : : :
|
178 |
7 |
nuubik |
fl_oe_n : 119 : output : LVCMOS : : 2 : Y
|
179 |
16 |
nuubik |
fl_rp_n : 120 : output : LVCMOS : : 2 : N
|
180 |
7 |
nuubik |
fl_data[15] : 121 : bidir : LVCMOS : : 2 : Y
|
181 |
|
|
fl_data[7] : 122 : bidir : LVCMOS : : 2 : Y
|
182 |
|
|
fl_data[14] : 123 : bidir : LVCMOS : : 2 : Y
|
183 |
|
|
fl_data[6] : 124 : bidir : LVCMOS : : 2 : Y
|
184 |
|
|
fl_data[5] : 125 : bidir : LVCMOS : : 2 : Y
|
185 |
2 |
nuubik |
VCCINT : 126 : power : : 1.5V : :
|
186 |
|
|
GND : 127 : gnd : : : :
|
187 |
7 |
nuubik |
fl_data[13] : 128 : bidir : LVCMOS : : 2 : Y
|
188 |
|
|
fl_data[12] : 129 : bidir : LVCMOS : : 2 : Y
|
189 |
|
|
fl_data[4] : 130 : bidir : LVCMOS : : 2 : Y
|
190 |
|
|
fl_sts : 131 : input : LVCMOS : : 2 : Y
|
191 |
|
|
fl_data[11] : 132 : bidir : LVCMOS : : 2 : Y
|
192 |
|
|
fl_data[3] : 133 : bidir : LVCMOS : : 2 : Y
|
193 |
|
|
fl_data[10] : 134 : bidir : LVCMOS : : 2 : Y
|
194 |
2 |
nuubik |
VCCINT : 135 : power : : 1.5V : :
|
195 |
|
|
GND : 136 : gnd : : : :
|
196 |
|
|
VCCIO2 : 137 : power : : 3.3V : 2 :
|
197 |
|
|
GND : 138 : gnd : : : :
|
198 |
7 |
nuubik |
fl_data[2] : 139 : bidir : LVCMOS : : 2 : Y
|
199 |
|
|
fl_data[9] : 140 : bidir : LVCMOS : : 2 : Y
|
200 |
|
|
fl_data[1] : 141 : bidir : LVCMOS : : 2 : Y
|
201 |
|
|
fl_data[8] : 142 : bidir : LVCMOS : : 2 : Y
|
202 |
|
|
fl_data[0] : 143 : bidir : LVCMOS : : 2 : Y
|
203 |
|
|
resetn : 144 : input : LVCMOS : : 2 : Y
|