| 1 |
2 |
tak.sugawa |
-- Copyright (C) 1991-2005 Altera Corporation
|
| 2 |
|
|
-- Any megafunction design, and related netlist (encrypted or decrypted),
|
| 3 |
|
|
-- support information, device programming or simulation file, and any other
|
| 4 |
|
|
-- associated documentation or information provided by Altera or a partner
|
| 5 |
|
|
-- under Altera's Megafunction Partnership Program may be used only
|
| 6 |
|
|
-- to program PLD devices (but not masked PLD devices) from Altera. Any
|
| 7 |
|
|
-- other use of such megafunction design, netlist, support information,
|
| 8 |
|
|
-- device programming or simulation file, or any other related documentation
|
| 9 |
|
|
-- or information is prohibited for any other purpose, including, but not
|
| 10 |
|
|
-- limited to modification, reverse engineering, de-compiling, or use with
|
| 11 |
|
|
-- any other silicon devices, unless such use is explicitly licensed under
|
| 12 |
|
|
-- a separate agreement with Altera or a megafunction partner. Title to the
|
| 13 |
|
|
-- intellectual property, including patents, copyrights, trademarks, trade
|
| 14 |
|
|
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
|
| 15 |
|
|
-- support information, device programming or simulation file, or any other
|
| 16 |
|
|
-- related documentation or information provided by Altera or a megafunction
|
| 17 |
|
|
-- partner, remains with Altera, the megafunction partner, or their respective
|
| 18 |
|
|
-- licensors. No other licenses, including any licenses needed under any third
|
| 19 |
|
|
-- party's intellectual property, are provided herein.
|
| 20 |
|
|
--
|
| 21 |
|
|
-- This is a Quartus II output file. It is for reporting purposes only, and is
|
| 22 |
|
|
-- not intended for use as a Quartus II input file. This file cannot be used
|
| 23 |
|
|
-- to make Quartus II pin assignments - for instructions on how to make pin
|
| 24 |
|
|
-- assignments, please see Quartus II help.
|
| 25 |
|
|
---------------------------------------------------------------------------------
|
| 26 |
|
|
|
| 27 |
|
|
|
| 28 |
|
|
|
| 29 |
|
|
---------------------------------------------------------------------------------
|
| 30 |
|
|
-- NC : No Connect. This pin has no internal connection to the device.
|
| 31 |
|
|
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V).
|
| 32 |
|
|
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
|
| 33 |
|
|
-- of its bank.
|
| 34 |
|
|
-- Bank 1: 3.3V
|
| 35 |
|
|
-- Bank 2: 3.3V
|
| 36 |
|
|
-- Bank 3: 3.3V
|
| 37 |
|
|
-- Bank 4: 3.3V
|
| 38 |
|
|
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
|
| 39 |
|
|
-- It can also be used to report unused dedicated pins. The connection
|
| 40 |
|
|
-- on the board for unused dedicated pins depends on whether this will
|
| 41 |
|
|
-- be used in a future design. One example is device migration. When
|
| 42 |
|
|
-- using device migration, refer to the device pin-tables. If it is a
|
| 43 |
|
|
-- GND pin in the pin table or if it will not be used in a future design
|
| 44 |
|
|
-- for another purpose the it MUST be connected to GND. If it is an unused
|
| 45 |
|
|
-- dedicated pin, then it can be connected to a valid signal on the board
|
| 46 |
|
|
-- (low, high, or toggling) if that signal is required for a different
|
| 47 |
|
|
-- revision of the design.
|
| 48 |
|
|
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
|
| 49 |
|
|
-- This pin should be connected to GND. It may also be connected to a
|
| 50 |
|
|
-- valid signal on the board (low, high, or toggling) if that signal
|
| 51 |
|
|
-- is required for a different revision of the design.
|
| 52 |
|
|
-- GND* : Unused I/O pin. This pin can either be left unconnected or
|
| 53 |
|
|
-- connected to GND. Connecting this pin to GND will improve the
|
| 54 |
|
|
-- device's immunity to noise.
|
| 55 |
|
|
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
|
| 56 |
|
|
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
|
| 57 |
|
|
---------------------------------------------------------------------------------
|
| 58 |
|
|
|
| 59 |
|
|
Quartus II Version 4.2 Build 178 01/19/2005 Service Pack 1 SJ Web Edition
|
| 60 |
|
|
CHIP "yacc" ASSIGNED TO AN: EP1C12Q240C6
|
| 61 |
|
|
|
| 62 |
|
|
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
|
| 63 |
|
|
-------------------------------------------------------------------------------------------------------------
|
| 64 |
|
|
GND* : 1 : : : : 1 :
|
| 65 |
|
|
GND* : 2 : : : : 1 :
|
| 66 |
|
|
GND* : 3 : : : : 1 :
|
| 67 |
|
|
GND* : 4 : : : : 1 :
|
| 68 |
|
|
GND* : 5 : : : : 1 :
|
| 69 |
|
|
GND* : 6 : : : : 1 :
|
| 70 |
|
|
GND* : 7 : : : : 1 :
|
| 71 |
|
|
GND* : 8 : : : : 1 :
|
| 72 |
|
|
VCCIO1 : 9 : power : : 3.3V : 1 :
|
| 73 |
|
|
GND : 10 : gnd : : : :
|
| 74 |
|
|
GND* : 11 : : : : 1 :
|
| 75 |
|
|
GND* : 12 : : : : 1 :
|
| 76 |
|
|
GND* : 13 : : : : 1 :
|
| 77 |
|
|
GND* : 14 : : : : 1 :
|
| 78 |
|
|
GND* : 15 : : : : 1 :
|
| 79 |
|
|
GND* : 16 : : : : 1 :
|
| 80 |
|
|
GND* : 17 : : : : 1 :
|
| 81 |
|
|
GND* : 18 : : : : 1 :
|
| 82 |
|
|
MemoryWData[19] : 19 : output : LVTTL : : 1 : N
|
| 83 |
|
|
MemoryWData[24] : 20 : output : LVTTL : : 1 : N
|
| 84 |
|
|
MemoryWData[9] : 21 : output : LVTTL : : 1 : N
|
| 85 |
|
|
VCCIO1 : 22 : power : : 3.3V : 1 :
|
| 86 |
|
|
MemoryWData[20] : 23 : output : LVTTL : : 1 : N
|
| 87 |
|
|
~nCSO~ / GND* : 24 : output : LVTTL : : 1 : N
|
| 88 |
|
|
DATA0 : 25 : input : : : 1 :
|
| 89 |
|
|
nCONFIG : 26 : : : : 1 :
|
| 90 |
|
|
VCCA_PLL1 : 27 : power : : 1.5V : :
|
| 91 |
|
|
clock : 28 : input : LVTTL : : 1 : Y
|
| 92 |
|
|
GND+ : 29 : : : : 1 :
|
| 93 |
|
|
GNDA_PLL1 : 30 : gnd : : : :
|
| 94 |
|
|
GNDG_PLL1 : 31 : gnd : : : :
|
| 95 |
|
|
nCEO : 32 : : : : 1 :
|
| 96 |
|
|
nCE : 33 : : : : 1 :
|
| 97 |
|
|
MSEL0 : 34 : : : : 1 :
|
| 98 |
|
|
MSEL1 : 35 : : : : 1 :
|
| 99 |
|
|
DCLK : 36 : bidir : : : 1 :
|
| 100 |
|
|
~ASDO~ / GND* : 37 : output : LVTTL : : 1 : N
|
| 101 |
|
|
GND* : 38 : : : : 1 :
|
| 102 |
|
|
GND* : 39 : : : : 1 :
|
| 103 |
|
|
GND : 40 : gnd : : : :
|
| 104 |
|
|
GND* : 41 : : : : 1 :
|
| 105 |
|
|
GND* : 42 : : : : 1 :
|
| 106 |
|
|
GND* : 43 : : : : 1 :
|
| 107 |
|
|
GND* : 44 : : : : 1 :
|
| 108 |
|
|
GND* : 45 : : : : 1 :
|
| 109 |
|
|
GND* : 46 : : : : 1 :
|
| 110 |
|
|
GND* : 47 : : : : 1 :
|
| 111 |
|
|
GND* : 48 : : : : 1 :
|
| 112 |
|
|
GND* : 49 : : : : 1 :
|
| 113 |
|
|
GND* : 50 : : : : 1 :
|
| 114 |
|
|
VCCIO1 : 51 : power : : 3.3V : 1 :
|
| 115 |
|
|
GND : 52 : gnd : : : :
|
| 116 |
|
|
GND* : 53 : : : : 1 :
|
| 117 |
|
|
GND* : 54 : : : : 1 :
|
| 118 |
|
|
GND* : 55 : : : : 1 :
|
| 119 |
|
|
GND* : 56 : : : : 1 :
|
| 120 |
|
|
GND* : 57 : : : : 1 :
|
| 121 |
|
|
GND* : 58 : : : : 1 :
|
| 122 |
|
|
GND* : 59 : : : : 1 :
|
| 123 |
|
|
GND* : 60 : : : : 1 :
|
| 124 |
|
|
GND* : 61 : : : : 4 :
|
| 125 |
|
|
GND* : 62 : : : : 4 :
|
| 126 |
|
|
GND* : 63 : : : : 4 :
|
| 127 |
|
|
GND* : 64 : : : : 4 :
|
| 128 |
|
|
GND* : 65 : : : : 4 :
|
| 129 |
|
|
GND* : 66 : : : : 4 :
|
| 130 |
|
|
GND* : 67 : : : : 4 :
|
| 131 |
|
|
GND* : 68 : : : : 4 :
|
| 132 |
|
|
GND : 69 : gnd : : : :
|
| 133 |
|
|
VCCIO4 : 70 : power : : 3.3V : 4 :
|
| 134 |
|
|
GND : 71 : gnd : : : :
|
| 135 |
|
|
VCCINT : 72 : power : : 1.5V : :
|
| 136 |
|
|
GND* : 73 : : : : 4 :
|
| 137 |
|
|
GND* : 74 : : : : 4 :
|
| 138 |
|
|
MemoryWData[26] : 75 : output : LVTTL : : 4 : N
|
| 139 |
|
|
GND* : 76 : : : : 4 :
|
| 140 |
|
|
MemoryWData[12] : 77 : output : LVTTL : : 4 : N
|
| 141 |
|
|
MemoryWData[10] : 78 : output : LVTTL : : 4 : N
|
| 142 |
|
|
MemoryWData[11] : 79 : output : LVTTL : : 4 : N
|
| 143 |
|
|
GND : 80 : gnd : : : :
|
| 144 |
|
|
VCCINT : 81 : power : : 1.5V : :
|
| 145 |
|
|
MemoryWData[13] : 82 : output : LVTTL : : 4 : N
|
| 146 |
|
|
MemoryWData[14] : 83 : output : LVTTL : : 4 : N
|
| 147 |
|
|
MemoryWData[16] : 84 : output : LVTTL : : 4 : N
|
| 148 |
|
|
MemoryWData[8] : 85 : output : LVTTL : : 4 : N
|
| 149 |
|
|
data_port_address[2] : 86 : output : LVTTL : : 4 : N
|
| 150 |
|
|
MemoryWData[22] : 87 : output : LVTTL : : 4 : N
|
| 151 |
|
|
data_port_address[12] : 88 : output : LVTTL : : 4 : N
|
| 152 |
|
|
GND : 89 : gnd : : : :
|
| 153 |
|
|
VCCINT : 90 : power : : 1.5V : :
|
| 154 |
|
|
GND : 91 : gnd : : : :
|
| 155 |
|
|
VCCIO4 : 92 : power : : 3.3V : 4 :
|
| 156 |
|
|
data_port_address[15] : 93 : output : LVTTL : : 4 : N
|
| 157 |
|
|
data_port_address[10] : 94 : output : LVTTL : : 4 : N
|
| 158 |
|
|
data_port_address[11] : 95 : output : LVTTL : : 4 : N
|
| 159 |
|
|
GND : 96 : gnd : : : :
|
| 160 |
|
|
VCCINT : 97 : power : : 1.5V : :
|
| 161 |
|
|
data_port_address[7] : 98 : output : LVTTL : : 4 : N
|
| 162 |
|
|
data_port_address[5] : 99 : output : LVTTL : : 4 : N
|
| 163 |
|
|
data_port_address[8] : 100 : output : LVTTL : : 4 : N
|
| 164 |
|
|
data_port_address[6] : 101 : output : LVTTL : : 4 : N
|
| 165 |
|
|
GND : 102 : gnd : : : :
|
| 166 |
|
|
VCCINT : 103 : power : : 1.5V : :
|
| 167 |
|
|
MemoryWData[31] : 104 : output : LVTTL : : 4 : N
|
| 168 |
|
|
data_port_address[14] : 105 : output : LVTTL : : 4 : N
|
| 169 |
|
|
data_port_address[9] : 106 : output : LVTTL : : 4 : N
|
| 170 |
|
|
GND* : 107 : : : : 4 :
|
| 171 |
|
|
GND* : 108 : : : : 4 :
|
| 172 |
|
|
GND : 109 : gnd : : : :
|
| 173 |
|
|
VCCINT : 110 : power : : 1.5V : :
|
| 174 |
|
|
GND : 111 : gnd : : : :
|
| 175 |
|
|
VCCIO4 : 112 : power : : 3.3V : 4 :
|
| 176 |
|
|
RXD : 113 : input : LVTTL : : 4 : Y
|
| 177 |
|
|
TXD : 114 : output : LVTTL : : 4 : Y
|
| 178 |
|
|
GND* : 115 : : : : 4 :
|
| 179 |
|
|
GND* : 116 : : : : 4 :
|
| 180 |
|
|
GND* : 117 : : : : 4 :
|
| 181 |
|
|
GND* : 118 : : : : 4 :
|
| 182 |
|
|
GND* : 119 : : : : 4 :
|
| 183 |
|
|
GND* : 120 : : : : 4 :
|
| 184 |
|
|
GND* : 121 : : : : 3 :
|
| 185 |
|
|
GND* : 122 : : : : 3 :
|
| 186 |
|
|
GND* : 123 : : : : 3 :
|
| 187 |
|
|
GND* : 124 : : : : 3 :
|
| 188 |
|
|
GND* : 125 : : : : 3 :
|
| 189 |
|
|
GND* : 126 : : : : 3 :
|
| 190 |
|
|
GND* : 127 : : : : 3 :
|
| 191 |
|
|
GND* : 128 : : : : 3 :
|
| 192 |
|
|
GND : 129 : gnd : : : :
|
| 193 |
|
|
VCCIO3 : 130 : power : : 3.3V : 3 :
|
| 194 |
|
|
GND* : 131 : : : : 3 :
|
| 195 |
|
|
GND* : 132 : : : : 3 :
|
| 196 |
|
|
GND* : 133 : : : : 3 :
|
| 197 |
|
|
GND* : 134 : : : : 3 :
|
| 198 |
|
|
GND* : 135 : : : : 3 :
|
| 199 |
|
|
GND* : 136 : : : : 3 :
|
| 200 |
|
|
GND* : 137 : : : : 3 :
|
| 201 |
|
|
GND* : 138 : : : : 3 :
|
| 202 |
|
|
GND* : 139 : : : : 3 :
|
| 203 |
|
|
MWriteFF : 140 : output : LVTTL : : 3 : N
|
| 204 |
|
|
GND* : 141 : : : : 3 :
|
| 205 |
|
|
GND : 142 : gnd : : : :
|
| 206 |
|
|
data_port_address[3] : 143 : output : LVTTL : : 3 : N
|
| 207 |
|
|
data_port_address[4] : 144 : output : LVTTL : : 3 : N
|
| 208 |
|
|
CONF_DONE : 145 : : : : 3 :
|
| 209 |
|
|
nSTATUS : 146 : : : : 3 :
|
| 210 |
|
|
TCK : 147 : input : : : 3 :
|
| 211 |
|
|
TMS : 148 : input : : : 3 :
|
| 212 |
|
|
TDO : 149 : output : : : 3 :
|
| 213 |
|
|
GNDG_PLL2 : 150 : gnd : : : :
|
| 214 |
|
|
GNDA_PLL2 : 151 : gnd : : : :
|
| 215 |
|
|
GND+ : 152 : : : : 3 :
|
| 216 |
|
|
GND+ : 153 : : : : 3 :
|
| 217 |
|
|
VCCA_PLL2 : 154 : power : : 1.5V : :
|
| 218 |
|
|
TDI : 155 : input : : : 3 :
|
| 219 |
|
|
GND* : 156 : : : : 3 :
|
| 220 |
|
|
VCCIO3 : 157 : power : : 3.3V : 3 :
|
| 221 |
|
|
GND* : 158 : : : : 3 :
|
| 222 |
|
|
GND* : 159 : : : : 3 :
|
| 223 |
|
|
GND* : 160 : : : : 3 :
|
| 224 |
|
|
GND* : 161 : : : : 3 :
|
| 225 |
|
|
GND* : 162 : : : : 3 :
|
| 226 |
|
|
GND* : 163 : : : : 3 :
|
| 227 |
|
|
GND* : 164 : : : : 3 :
|
| 228 |
|
|
GND* : 165 : : : : 3 :
|
| 229 |
|
|
GND* : 166 : : : : 3 :
|
| 230 |
|
|
GND* : 167 : : : : 3 :
|
| 231 |
|
|
GND* : 168 : : : : 3 :
|
| 232 |
|
|
GND* : 169 : : : : 3 :
|
| 233 |
|
|
GND* : 170 : : : : 3 :
|
| 234 |
|
|
GND : 171 : gnd : : : :
|
| 235 |
|
|
VCCIO3 : 172 : power : : 3.3V : 3 :
|
| 236 |
|
|
GND* : 173 : : : : 3 :
|
| 237 |
|
|
GND* : 174 : : : : 3 :
|
| 238 |
|
|
GND* : 175 : : : : 3 :
|
| 239 |
|
|
GND* : 176 : : : : 3 :
|
| 240 |
|
|
GND* : 177 : : : : 3 :
|
| 241 |
|
|
GND* : 178 : : : : 3 :
|
| 242 |
|
|
GND* : 179 : : : : 3 :
|
| 243 |
|
|
GND* : 180 : : : : 3 :
|
| 244 |
|
|
GND* : 181 : : : : 2 :
|
| 245 |
|
|
GND* : 182 : : : : 2 :
|
| 246 |
|
|
GND* : 183 : : : : 2 :
|
| 247 |
|
|
GND* : 184 : : : : 2 :
|
| 248 |
|
|
GND* : 185 : : : : 2 :
|
| 249 |
|
|
GND* : 186 : : : : 2 :
|
| 250 |
|
|
GND* : 187 : : : : 2 :
|
| 251 |
|
|
GND* : 188 : : : : 2 :
|
| 252 |
|
|
VCCIO2 : 189 : power : : 3.3V : 2 :
|
| 253 |
|
|
GND : 190 : gnd : : : :
|
| 254 |
|
|
VCCINT : 191 : power : : 1.5V : :
|
| 255 |
|
|
GND : 192 : gnd : : : :
|
| 256 |
|
|
GND* : 193 : : : : 2 :
|
| 257 |
|
|
GND* : 194 : : : : 2 :
|
| 258 |
|
|
GND* : 195 : : : : 2 :
|
| 259 |
|
|
GND* : 196 : : : : 2 :
|
| 260 |
|
|
GND* : 197 : : : : 2 :
|
| 261 |
|
|
VCCINT : 198 : power : : 1.5V : :
|
| 262 |
|
|
GND : 199 : gnd : : : :
|
| 263 |
|
|
MemoryWData[30] : 200 : output : LVTTL : : 2 : N
|
| 264 |
|
|
MemoryWData[27] : 201 : output : LVTTL : : 2 : N
|
| 265 |
|
|
MemoryWData[28] : 202 : output : LVTTL : : 2 : N
|
| 266 |
|
|
data_port_address[13] : 203 : output : LVTTL : : 2 : N
|
| 267 |
|
|
VCCINT : 204 : power : : 1.5V : :
|
| 268 |
|
|
GND : 205 : gnd : : : :
|
| 269 |
|
|
data_port_address[0] : 206 : output : LVTTL : : 2 : N
|
| 270 |
|
|
data_port_address[1] : 207 : output : LVTTL : : 2 : N
|
| 271 |
|
|
MemoryWData[0] : 208 : output : LVTTL : : 2 : N
|
| 272 |
|
|
VCCIO2 : 209 : power : : 3.3V : 2 :
|
| 273 |
|
|
GND : 210 : gnd : : : :
|
| 274 |
|
|
VCCINT : 211 : power : : 1.5V : :
|
| 275 |
|
|
GND : 212 : gnd : : : :
|
| 276 |
|
|
MemoryWData[1] : 213 : output : LVTTL : : 2 : N
|
| 277 |
|
|
MemoryWData[5] : 214 : output : LVTTL : : 2 : N
|
| 278 |
|
|
MemoryWData[6] : 215 : output : LVTTL : : 2 : N
|
| 279 |
|
|
MemoryWData[18] : 216 : output : LVTTL : : 2 : N
|
| 280 |
|
|
MemoryWData[3] : 217 : output : LVTTL : : 2 : N
|
| 281 |
|
|
MemoryWData[4] : 218 : output : LVTTL : : 2 : N
|
| 282 |
|
|
MemoryWData[2] : 219 : output : LVTTL : : 2 : N
|
| 283 |
|
|
VCCINT : 220 : power : : 1.5V : :
|
| 284 |
|
|
GND : 221 : gnd : : : :
|
| 285 |
|
|
MemoryWData[15] : 222 : output : LVTTL : : 2 : N
|
| 286 |
|
|
MemoryWData[7] : 223 : output : LVTTL : : 2 : N
|
| 287 |
|
|
MemoryWData[21] : 224 : output : LVTTL : : 2 : N
|
| 288 |
|
|
MemoryWData[25] : 225 : output : LVTTL : : 2 : N
|
| 289 |
|
|
MemoryWData[23] : 226 : output : LVTTL : : 2 : N
|
| 290 |
|
|
MemoryWData[17] : 227 : output : LVTTL : : 2 : N
|
| 291 |
|
|
MemoryWData[29] : 228 : output : LVTTL : : 2 : N
|
| 292 |
|
|
VCCINT : 229 : power : : 1.5V : :
|
| 293 |
|
|
GND : 230 : gnd : : : :
|
| 294 |
|
|
VCCIO2 : 231 : power : : 3.3V : 2 :
|
| 295 |
|
|
GND : 232 : gnd : : : :
|
| 296 |
|
|
GND* : 233 : : : : 2 :
|
| 297 |
|
|
GND* : 234 : : : : 2 :
|
| 298 |
|
|
GND* : 235 : : : : 2 :
|
| 299 |
|
|
GND* : 236 : : : : 2 :
|
| 300 |
|
|
GND* : 237 : : : : 2 :
|
| 301 |
|
|
GND* : 238 : : : : 2 :
|
| 302 |
|
|
GND* : 239 : : : : 2 :
|
| 303 |
|
|
Async_Reset : 240 : input : LVTTL : : 2 : Y
|
