URL https://opencores.org/ocsvn/1g_ethernet_dpi/1g_ethernet_dpi/trunk

Subversion Repositories 1g_ethernet_dpi

[/] [1g_ethernet_dpi/] [tags/] [vmblite_base/] [hw/] [src/] [rtl/] [misc/] [por_module.sv] - Blame information for rev 7

Line No.	Rev	Author	Line
1	7	kuzmi4	`//////////////////////////////////////////////////////////////////////////////////`
2			`// Company:`
3			`// Engineer: IK`
4			`//`
5			`// Design Name:`
6			`// Module Name:`
7			`// Project Name: PowerOnReset Module`
8			`// Target Devices:`
9
10			`// Description:`
11			`//`
12			`//`
13			`// Revision:`
14			`// Revision 0.01 - File Created`
15			`//`
16			`//////////////////////////////////////////////////////////////////////////////////`
17			`timescale 1ns / 1ps
18
19			`module por_module #(parameter p_LEN = 0)`
20			`(`
21			`// SYS_CON`
22			`input i_clk,`
23			`// POR out`
24			`output reg o_por`
25			`);`
26			`//////////////////////////////////////////////////////////////////////////////////`
27			`// por-cnt`
28			`reg [p_LEN-1:0] sv_por_cnt=0;`
29
30			`//////////////////////////////////////////////////////////////////////////////////`
31			`//`
32			`// PowerOnReset logic`
33			`//`
34			`always @ (posedge i_clk)`
35			`begin : POR_LOGIC`
36			`// inner`
37			`if (!sv_por_cnt[p_LEN-1])`
38			`sv_por_cnt <= sv_por_cnt + 1'b1;`
39			`// out`
40			`o_por <= !sv_por_cnt[p_LEN-1];`
41			`end`
42			`//////////////////////////////////////////////////////////////////////////////////`
43			`endmodule`