URL https://opencores.org/ocsvn/core1990_interlaken/core1990_interlaken/trunk

Subversion Repositories core1990_interlaken

[/] [core1990_interlaken/] [trunk/] [gateware/] [sources/] [ip_cores/] [vc707/] [Transceiver_10g_64b67b.xci] - Blame information for rev 11

Details | Compare with Previous | View Log




  xilinx.com
  xci
  unknown
  1.0
  
    
      Transceiver_10g_64b67b
      
      
        false
        xc7vx485t
        -2
        Transceiver_10g_64b67b
        0
        1
        4
        1
        1
        1
        1
        4
        1
        1
        1
        false
        1
        false
        Auto
        false
        1111111111
        Any_Byte_Boundary
        true
        1010000011
        true
        0101111100
        false
        false
        5000
        1
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        false
        1
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        false
        1
        User_defined
        4
        5
        1
        1
        1
        false
        false
        false
        64B/67B
        DFE-Auto
        true
        40
        64B/67B_with_Int_Seq_Ctr
        7
        false
        false
        false
        false
        60
        60
        100
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        true
        true
        false
        false
        false
        false
        true
        false
        false
        true
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        true
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        100
        false
        Start_from_scratch
        64
        1
        Auto
        800
        64
        false
        32
        10
        REFCLK1_Q0
        156.250
        Programmable
        true
        false
        AUTO
        false
        OFF
        RXOUTCLK
        4
        4
        Auto
        64
        32
        10
        REFCLK1_Q0
        156.250
        true
        Custom
        false
        false
        AUTO
        false
        false
        TXOUTCLK
        false
        REFCLK1_Q2
        REFCLK1_Q2
        false
        REFCLK1_Q2
        REFCLK1_Q2
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q0
        REFCLK1_Q0
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q7
        REFCLK1_Q7
        false
        REFCLK1_Q7
        REFCLK1_Q7
        true
        REFCLK1_Q0
        REFCLK1_Q0
        false
        REFCLK1_Q7
        REFCLK1_Q7
        false
        REFCLK1_Q7
        REFCLK1_Q7
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q0
        REFCLK1_Q0
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q2
        REFCLK1_Q2
        false
        REFCLK1_Q2
        REFCLK1_Q2
        right_column
        bottom_row
        GTX
        false
        60
        false
        QPLL
        true
        QPLL
        true
        160
        GB_100GBASE_R4
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        160
        GB_100GBASE_R4
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        160
        GB_100GBASE_R4
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        160
        GB_100GBASE_R4
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        160
        GB_100GBASE_R4
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        160
        GB_100GBASE_R4
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        160
        GB_100GBASE_R4
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        160
        GB_100GBASE_R4
        false
        false
        Start_from_scratch
        REFCLK0
        0.5
        5
        8
        25.78125
        RXRECCLKPMA_DIV4
        RXUSRCLK0
        0.5
        5
        8
        25.78125
        TXOUTCLKPMA_DIV4
        TXUSRCLK0
        true
        Start_from_scratch
        false
        false
        10
        156.250
        10
        156.250
        1
        1
        true
        DRPCLK0
        true
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        25.78125
        false
        0000
        322.266
        322.266
        LANE0
        LANE0
        LANE0
        LANE0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        LANE0
        LANE0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        false
        false
        One_Hop
        DFE
        false
        false
        no_silicon_version_loaded
        1000
        true
        true
        true
        true
        true
        true
        true
        true
        Transceiver_10g_64b67b
        false
        0
        1
        4
        1
        1
        1
        1
        4
        1
        1
        1
        false
        1
        false
        Auto
        false
        1111111111
        Any_Byte_Boundary
        true
        1010000011
        true
        0101111100
        false
        false
        5000
        1
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        false
        1
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        00000000
        false
        false
        false
        false
        1
        User_defined
        4
        5
        1
        1
        1
        false
        false
        false
        64B/67B
        DFE-Auto
        true
        40
        64B/67B_with_Int_Seq_Ctr
        7
        false
        false
        false
        false
        60
        60
        100
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        true
        true
        false
        false
        false
        false
        true
        false
        false
        true
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        true
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        100
        false
        Start_from_scratch
        64
        1
        Auto
        800
        64
        false
        32
        10
        REFCLK1_Q0
        156.250
        Programmable
        true
        false
        false
        false
        OFF
        RXOUTCLK
        4
        4
        Auto
        64
        32
        10
        REFCLK1_Q0
        156.250
        true
        Custom
        false
        false
        false
        false
        false
        TXOUTCLK
        false
        REFCLK1_Q2
        REFCLK1_Q2
        false
        REFCLK1_Q2
        REFCLK1_Q2
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q3
        REFCLK1_Q3
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q4
        REFCLK1_Q4
        false
        REFCLK1_Q0
        REFCLK1_Q0
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q5
        REFCLK1_Q5
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q6
        REFCLK1_Q6
        false
        REFCLK1_Q7
        REFCLK1_Q7
        false
        REFCLK1_Q7
        REFCLK1_Q7
        true
        REFCLK1_Q0
        REFCLK1_Q0
        false
        REFCLK1_Q7
        REFCLK1_Q7
        false
        REFCLK1_Q7
        REFCLK1_Q7
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q8
        REFCLK1_Q8
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q9
        REFCLK1_Q9
        false
        REFCLK1_Q0
        REFCLK1_Q0
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q10
        REFCLK1_Q10
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q11
        REFCLK1_Q11
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q1
        REFCLK1_Q1
        false
        REFCLK1_Q2
        REFCLK1_Q2
        false
        REFCLK1_Q2
        REFCLK1_Q2
        right_column
        bottom_row
        GTX
        false
        60
        false
        QPLL
        QPLL
        160
        100GBASER_MODE
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        160
        100GBASER_MODE
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        160
        100GBASER_MODE
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        160
        100GBASER_MODE
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        160
        100GBASER_MODE
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        160
        100GBASER_MODE
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        160
        100GBASER_MODE
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        160
        100GBASER_MODE
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        RX_FIFO_CLK
        RXUSRCLK0
        25.78125
        TX_FIFO_CLK
        TXUSRCLK0
        GTZ0
        true
        Start_from_scratch
        false
        false
        10
        156.250
        10
        156.250
        true
        DRPCLK0
        true
        false
        false
        Start_from_scratch
        REFCLK0
        25.78125
        25.78125
        false
        OFF
        322.266
        322.266
        RXOUTCLK_LANE0
        RXOUTCLK_LANE0
        RXOUTCLK_LANE0
        RXOUTCLK_LANE0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        OCTAL0_RXOUTCLK0
        TXOUTCLK_LANE0
        TXOUTCLK_LANE0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        OCTAL0_TXOUTCLK0
        false
        false
        One_Hop
        DFE
        false
        false
        no_silicon_version_loaded
        1000
        true
        true
        true
        true
        true
        true
        true
        true
        virtex7
        
        xc7vx485t
        ffg1761
        VHDL
        
        MIXED
        -2
        
        TRUE
        TRUE
        IP_Flow
        5
        TRUE
        .
        
        .
        2016.4
        OUT_OF_CONTEXT
      
      
        
          
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
            
          
        
      
    
  


Browse

Tools

Subversion Repositories core1990_interlaken

[/] [core1990_interlaken/] [trunk/] [gateware/] [sources/] [ip_cores/] [vc707/] [Transceiver_10g_64b67b.xci] - Blame information for rev 11

Line No.	Rev	Author	Line
1	11	N.Boukadid
2
3			`xilinx.com`
4			`xci`
5			`unknown`
6			`1.0`
7
8
9			`Transceiver_10g_64b67b`
10
11
12			`false`
13			`xc7vx485t`
14			`-2`
15			`Transceiver_10g_64b67b`
16			`0`
17			`1`
18			`4`
19			`1`
20			`1`
21			`1`
22			`1`
23			`4`
24			`1`
25			`1`
26			`1`
27			`false`
28			`1`
29			`false`
30			`Auto`
31			`false`
32			`1111111111`
33			`Any_Byte_Boundary`
34			`true`
35			`1010000011`
36			`true`
37			`0101111100`
38			`false`
39			`false`
40			`5000`
41			`1`
42			`00000000`
43			`false`
44			`false`
45			`false`
46			`00000000`
47			`false`
48			`false`
49			`false`
50			`00000000`
51			`false`
52			`false`
53			`false`
54			`00000000`
55			`false`
56			`false`
57			`false`
58			`00000000`
59			`false`
60			`false`
61			`false`
62			`00000000`
63			`false`
64			`false`
65			`false`
66			`00000000`
67			`false`
68			`false`
69			`false`
70			`00000000`
71			`false`
72			`false`
73			`false`
74			`false`
75			`1`
76			`00000000`
77			`false`
78			`false`
79			`false`
80			`00000000`
81			`false`
82			`false`
83			`false`
84			`00000000`
85			`false`
86			`false`
87			`false`
88			`00000000`
89			`false`
90			`false`
91			`false`
92			`00000000`
93			`false`
94			`false`
95			`false`
96			`00000000`
97			`false`
98			`false`
99			`false`
100			`00000000`
101			`false`
102			`false`
103			`false`
104			`00000000`
105			`false`
106			`false`
107			`false`
108			`false`
109			`1`
110			`User_defined`
111			`4`
112			`5`
113			`1`
114			`1`
115			`1`
116			`false`
117			`false`
118			`false`
119			`64B/67B`
120			`DFE-Auto`
121			`true`
122			`40`
123			`64B/67B_with_Int_Seq_Ctr`
124			`7`
125			`false`
126			`false`
127			`false`
128			`false`
129			`60`
130			`60`
131			`100`
132			`false`
133			`false`
134			`false`
135			`false`
136			`false`
137			`false`
138			`false`
139			`false`
140			`false`
141			`false`
142			`false`
143			`false`
144			`false`
145			`false`
146			`false`
147			`false`
148			`false`
149			`false`
150			`false`
151			`true`
152			`true`
153			`false`
154			`false`
155			`false`
156			`false`
157			`true`
158			`false`
159			`false`
160			`true`
161			`false`
162			`false`
163			`false`
164			`false`
165			`false`
166			`false`
167			`false`
168			`false`
169			`false`
170			`false`
171			`false`
172			`false`
173			`false`
174			`false`
175			`false`
176			`false`
177			`false`
178			`false`
179			`false`
180			`false`
181			`false`
182			`false`
183			`false`
184			`false`
185			`false`
186			`true`
187			`false`
188			`false`
189			`false`
190			`false`
191			`false`
192			`false`
193			`false`
194			`false`
195			`false`
196			`false`
197			`false`
198			`false`
199			`false`
200			`false`
201			`false`
202			`false`
203			`false`
204			`false`
205			`false`
206			`100`
207			`false`
208			`Start_from_scratch`
209			`64`
210			`1`
211			`Auto`
212			`800`
213			`64`
214			`false`
215			`32`
216			`10`
217			`REFCLK1_Q0`
218			`156.250`
219			`Programmable`
220			`true`
221			`false`
222			`AUTO`
223			`false`
224			`OFF`
225			`RXOUTCLK`
226			`4`
227			`4`
228			`Auto`
229			`64`
230			`32`
231			`10`
232			`REFCLK1_Q0`
233			`156.250`
234			`true`
235			`Custom`
236			`false`
237			`false`
238			`AUTO`
239			`false`
240			`false`
241			`TXOUTCLK`
242			`false`
243			`REFCLK1_Q2`
244			`REFCLK1_Q2`
245			`false`
246			`REFCLK1_Q2`
247			`REFCLK1_Q2`
248			`false`
249			`REFCLK1_Q3`
250			`REFCLK1_Q3`
251			`false`
252			`REFCLK1_Q3`
253			`REFCLK1_Q3`
254			`false`
255			`REFCLK1_Q3`
256			`REFCLK1_Q3`
257			`false`
258			`REFCLK1_Q3`
259			`REFCLK1_Q3`
260			`false`
261			`REFCLK1_Q4`
262			`REFCLK1_Q4`
263			`false`
264			`REFCLK1_Q4`
265			`REFCLK1_Q4`
266			`false`
267			`REFCLK1_Q4`
268			`REFCLK1_Q4`
269			`false`
270			`REFCLK1_Q4`
271			`REFCLK1_Q4`
272			`false`
273			`REFCLK1_Q0`
274			`REFCLK1_Q0`
275			`false`
276			`REFCLK1_Q5`
277			`REFCLK1_Q5`
278			`false`
279			`REFCLK1_Q5`
280			`REFCLK1_Q5`
281			`false`
282			`REFCLK1_Q5`
283			`REFCLK1_Q5`
284			`false`
285			`REFCLK1_Q5`
286			`REFCLK1_Q5`
287			`false`
288			`REFCLK1_Q6`
289			`REFCLK1_Q6`
290			`false`
291			`REFCLK1_Q6`
292			`REFCLK1_Q6`
293			`false`
294			`REFCLK1_Q6`
295			`REFCLK1_Q6`
296			`false`
297			`REFCLK1_Q6`
298			`REFCLK1_Q6`
299			`false`
300			`REFCLK1_Q7`
301			`REFCLK1_Q7`
302			`false`
303			`REFCLK1_Q7`
304			`REFCLK1_Q7`
305			`true`
306			`REFCLK1_Q0`
307			`REFCLK1_Q0`
308			`false`
309			`REFCLK1_Q7`
310			`REFCLK1_Q7`
311			`false`
312			`REFCLK1_Q7`
313			`REFCLK1_Q7`
314			`false`
315			`REFCLK1_Q8`
316			`REFCLK1_Q8`
317			`false`
318			`REFCLK1_Q8`
319			`REFCLK1_Q8`
320			`false`
321			`REFCLK1_Q8`
322			`REFCLK1_Q8`
323			`false`
324			`REFCLK1_Q8`
325			`REFCLK1_Q8`
326			`false`
327			`REFCLK1_Q9`
328			`REFCLK1_Q9`
329			`false`
330			`REFCLK1_Q9`
331			`REFCLK1_Q9`
332			`false`
333			`REFCLK1_Q9`
334			`REFCLK1_Q9`
335			`false`
336			`REFCLK1_Q9`
337			`REFCLK1_Q9`
338			`false`
339			`REFCLK1_Q0`
340			`REFCLK1_Q0`
341			`false`
342			`REFCLK1_Q10`
343			`REFCLK1_Q10`
344			`false`
345			`REFCLK1_Q10`
346			`REFCLK1_Q10`
347			`false`
348			`REFCLK1_Q10`
349			`REFCLK1_Q10`
350			`false`
351			`REFCLK1_Q10`
352			`REFCLK1_Q10`
353			`false`
354			`REFCLK1_Q11`
355			`REFCLK1_Q11`
356			`false`
357			`REFCLK1_Q11`
358			`REFCLK1_Q11`
359			`false`
360			`REFCLK1_Q11`
361			`REFCLK1_Q11`
362			`false`
363			`REFCLK1_Q11`
364			`REFCLK1_Q11`
365			`false`
366			`REFCLK1_Q1`
367			`REFCLK1_Q1`
368			`false`
369			`REFCLK1_Q1`
370			`REFCLK1_Q1`
371			`false`
372			`REFCLK1_Q1`
373			`REFCLK1_Q1`
374			`false`
375			`REFCLK1_Q1`
376			`REFCLK1_Q1`
377			`false`
378			`REFCLK1_Q2`
379			`REFCLK1_Q2`
380			`false`
381			`REFCLK1_Q2`
382			`REFCLK1_Q2`
383			`right_column`
384			`bottom_row`
385			`GTX`
386			`false`
387			`60`
388			`false`
389			`QPLL`
390			`true`
391			`QPLL`
392			`true`
393			`160`
394			`GB_100GBASE_R4`
395			`false`
396			`false`
397			`false`
398			`false`
399			`false`
400			`false`
401			`false`
402			`false`
403			`false`
404			`false`
405			`false`
406			`false`
407			`false`
408			`false`
409			`false`
410			`false`
411			`false`
412			`false`
413			`false`
414			`false`
415			`false`
416			`false`
417			`false`
418			`false`
419			`false`
420			`Start_from_scratch`
421			`REFCLK0`
422			`0.5`
423			`5`
424			`8`
425			`25.78125`
426			`RXRECCLKPMA_DIV4`
427			`RXUSRCLK0`
428			`0.5`
429			`5`
430			`8`
431			`25.78125`
432			`TXOUTCLKPMA_DIV4`
433			`TXUSRCLK0`
434			`160`
435			`GB_100GBASE_R4`
436			`false`
437			`false`
438			`Start_from_scratch`
439			`REFCLK0`
440			`0.5`
441			`5`
442			`8`
443			`25.78125`
444			`RXRECCLKPMA_DIV4`
445			`RXUSRCLK0`
446			`0.5`
447			`5`
448			`8`
449			`25.78125`
450			`TXOUTCLKPMA_DIV4`
451			`TXUSRCLK0`
452			`160`
453			`GB_100GBASE_R4`
454			`false`
455			`false`
456			`Start_from_scratch`
457			`REFCLK0`
458			`0.5`
459			`5`
460			`8`
461			`25.78125`
462			`RXRECCLKPMA_DIV4`
463			`RXUSRCLK0`
464			`0.5`
465			`5`
466			`8`
467			`25.78125`
468			`TXOUTCLKPMA_DIV4`
469			`TXUSRCLK0`
470			`160`
471			`GB_100GBASE_R4`
472			`false`
473			`false`
474			`Start_from_scratch`
475			`REFCLK0`
476			`0.5`
477			`5`
478			`8`
479			`25.78125`
480			`RXRECCLKPMA_DIV4`
481			`RXUSRCLK0`
482			`0.5`
483			`5`
484			`8`
485			`25.78125`
486			`TXOUTCLKPMA_DIV4`
487			`TXUSRCLK0`
488			`160`
489			`GB_100GBASE_R4`
490			`false`
491			`false`
492			`Start_from_scratch`
493			`REFCLK0`
494			`0.5`
495			`5`
496			`8`
497			`25.78125`
498			`RXRECCLKPMA_DIV4`
499			`RXUSRCLK0`
500			`0.5`
501			`5`
502			`8`
503			`25.78125`
504			`TXOUTCLKPMA_DIV4`
505			`TXUSRCLK0`
506			`160`
507			`GB_100GBASE_R4`
508			`false`
509			`false`
510			`Start_from_scratch`
511			`REFCLK0`
512			`0.5`
513			`5`
514			`8`
515			`25.78125`
516			`RXRECCLKPMA_DIV4`
517			`RXUSRCLK0`
518			`0.5`
519			`5`
520			`8`
521			`25.78125`
522			`TXOUTCLKPMA_DIV4`
523			`TXUSRCLK0`
524			`160`
525			`GB_100GBASE_R4`
526			`false`
527			`false`
528			`Start_from_scratch`
529			`REFCLK0`
530			`0.5`
531			`5`
532			`8`
533			`25.78125`
534			`RXRECCLKPMA_DIV4`
535			`RXUSRCLK0`
536			`0.5`
537			`5`
538			`8`
539			`25.78125`
540			`TXOUTCLKPMA_DIV4`
541			`TXUSRCLK0`
542			`160`
543			`GB_100GBASE_R4`
544			`false`
545			`false`
546			`Start_from_scratch`
547			`REFCLK0`
548			`0.5`
549			`5`
550			`8`
551			`25.78125`
552			`RXRECCLKPMA_DIV4`
553			`RXUSRCLK0`
554			`0.5`
555			`5`
556			`8`
557			`25.78125`
558			`TXOUTCLKPMA_DIV4`
559			`TXUSRCLK0`
560			`true`
561			`Start_from_scratch`
562			`false`
563			`false`
564			`10`
565			`156.250`
566			`10`
567			`156.250`
568			`1`
569			`1`
570			`true`
571			`DRPCLK0`
572			`true`
573			`false`
574			`false`
575			`Start_from_scratch`
576			`REFCLK0`
577			`25.78125`
578			`25.78125`
579			`false`
580			`0000`
581			`322.266`
582			`322.266`
583			`LANE0`
584			`LANE0`
585			`LANE0`
586			`LANE0`
587			`OCTAL0_RXOUTCLK0`
588			`OCTAL0_RXOUTCLK0`
589			`OCTAL0_RXOUTCLK0`
590			`OCTAL0_RXOUTCLK0`
591			`OCTAL0_RXOUTCLK0`
592			`OCTAL0_RXOUTCLK0`
593			`OCTAL0_RXOUTCLK0`
594			`OCTAL0_RXOUTCLK0`
595			`LANE0`
596			`LANE0`
597			`OCTAL0_TXOUTCLK0`
598			`OCTAL0_TXOUTCLK0`
599			`OCTAL0_TXOUTCLK0`
600			`OCTAL0_TXOUTCLK0`
601			`OCTAL0_TXOUTCLK0`
602			`OCTAL0_TXOUTCLK0`
603			`OCTAL0_TXOUTCLK0`
604			`OCTAL0_TXOUTCLK0`
605			`false`
606			`false`
607			`One_Hop`
608			`DFE`
609			`false`
610			`false`
611			`no_silicon_version_loaded`
612			`1000`
613			`true`
614			`true`
615			`true`
616			`true`
617			`true`
618			`true`
619			`true`
620			`true`
621			`Transceiver_10g_64b67b`
622			`false`
623			`0`
624			`1`
625			`4`
626			`1`
627			`1`
628			`1`
629			`1`
630			`4`
631			`1`
632			`1`
633			`1`
634			`false`
635			`1`
636			`false`
637			`Auto`
638			`false`
639			`1111111111`
640			`Any_Byte_Boundary`
641			`true`
642			`1010000011`
643			`true`
644			`0101111100`
645			`false`
646			`false`
647			`5000`
648			`1`
649			`00000000`
650			`false`
651			`false`
652			`false`
653			`00000000`
654			`false`
655			`false`
656			`false`
657			`00000000`
658			`false`
659			`false`
660			`false`
661			`00000000`
662			`false`
663			`false`
664			`false`
665			`00000000`
666			`false`
667			`false`
668			`false`
669			`00000000`
670			`false`
671			`false`
672			`false`
673			`00000000`
674			`false`
675			`false`
676			`false`
677			`00000000`
678			`false`
679			`false`
680			`false`
681			`false`
682			`1`
683			`00000000`
684			`false`
685			`false`
686			`false`
687			`00000000`
688			`false`
689			`false`
690			`false`
691			`00000000`
692			`false`
693			`false`
694			`false`
695			`00000000`
696			`false`
697			`false`
698			`false`
699			`00000000`
700			`false`
701			`false`
702			`false`
703			`00000000`
704			`false`
705			`false`
706			`false`
707			`00000000`
708			`false`
709			`false`
710			`false`
711			`00000000`
712			`false`
713			`false`
714			`false`
715			`false`
716			`1`
717			`User_defined`
718			`4`
719			`5`
720			`1`
721			`1`
722			`1`
723			`false`
724			`false`
725			`false`
726			`64B/67B`
727			`DFE-Auto`
728			`true`
729			`40`
730			`64B/67B_with_Int_Seq_Ctr`
731			`7`
732			`false`
733			`false`
734			`false`
735			`false`
736			`60`
737			`60`
738			`100`
739			`false`
740			`false`
741			`false`
742			`false`
743			`false`
744			`false`
745			`false`
746			`false`
747			`false`
748			`false`
749			`false`
750			`false`
751			`false`
752			`false`
753			`false`
754			`false`
755			`false`
756			`false`
757			`false`
758			`true`
759			`true`
760			`false`
761			`false`
762			`false`
763			`false`
764			`true`
765			`false`
766			`false`
767			`true`
768			`false`
769			`false`
770			`false`
771			`false`
772			`false`
773			`false`
774			`false`
775			`false`
776			`false`
777			`false`
778			`false`
779			`false`
780			`false`
781			`false`
782			`false`
783			`false`
784			`false`
785			`false`
786			`false`
787			`false`
788			`false`
789			`false`
790			`false`
791			`false`
792			`true`
793			`false`
794			`false`
795			`false`
796			`false`
797			`false`
798			`false`
799			`false`
800			`false`
801			`false`
802			`false`
803			`false`
804			`false`
805			`false`
806			`false`
807			`false`
808			`false`
809			`false`
810			`false`
811			`100`
812			`false`
813			`Start_from_scratch`
814			`64`
815			`1`
816			`Auto`
817			`800`
818			`64`
819			`false`
820			`32`
821			`10`
822			`REFCLK1_Q0`
823			`156.250`
824			`Programmable`
825			`true`
826			`false`
827			`false`
828			`false`
829			`OFF`
830			`RXOUTCLK`
831			`4`
832			`4`
833			`Auto`
834			`64`
835			`32`
836			`10`
837			`REFCLK1_Q0`
838			`156.250`
839			`true`
840			`Custom`
841			`false`
842			`false`
843			`false`
844			`false`
845			`false`
846			`TXOUTCLK`
847			`false`
848			`REFCLK1_Q2`
849			`REFCLK1_Q2`
850			`false`
851			`REFCLK1_Q2`
852			`REFCLK1_Q2`
853			`false`
854			`REFCLK1_Q3`
855			`REFCLK1_Q3`
856			`false`
857			`REFCLK1_Q3`
858			`REFCLK1_Q3`
859			`false`
860			`REFCLK1_Q3`
861			`REFCLK1_Q3`
862			`false`
863			`REFCLK1_Q3`
864			`REFCLK1_Q3`
865			`false`
866			`REFCLK1_Q4`
867			`REFCLK1_Q4`
868			`false`
869			`REFCLK1_Q4`
870			`REFCLK1_Q4`
871			`false`
872			`REFCLK1_Q4`
873			`REFCLK1_Q4`
874			`false`
875			`REFCLK1_Q4`
876			`REFCLK1_Q4`
877			`false`
878			`REFCLK1_Q0`
879			`REFCLK1_Q0`
880			`false`
881			`REFCLK1_Q5`
882			`REFCLK1_Q5`
883			`false`
884			`REFCLK1_Q5`
885			`REFCLK1_Q5`
886			`false`
887			`REFCLK1_Q5`
888			`REFCLK1_Q5`
889			`false`
890			`REFCLK1_Q5`
891			`REFCLK1_Q5`
892			`false`
893			`REFCLK1_Q6`
894			`REFCLK1_Q6`
895			`false`
896			`REFCLK1_Q6`
897			`REFCLK1_Q6`
898			`false`
899			`REFCLK1_Q6`
900			`REFCLK1_Q6`
901			`false`
902			`REFCLK1_Q6`
903			`REFCLK1_Q6`
904			`false`
905			`REFCLK1_Q7`
906			`REFCLK1_Q7`
907			`false`
908			`REFCLK1_Q7`
909			`REFCLK1_Q7`
910			`true`
911			`REFCLK1_Q0`
912			`REFCLK1_Q0`
913			`false`
914			`REFCLK1_Q7`
915			`REFCLK1_Q7`
916			`false`
917			`REFCLK1_Q7`
918			`REFCLK1_Q7`
919			`false`
920			`REFCLK1_Q8`
921			`REFCLK1_Q8`
922			`false`
923			`REFCLK1_Q8`
924			`REFCLK1_Q8`
925			`false`
926			`REFCLK1_Q8`
927			`REFCLK1_Q8`
928			`false`
929			`REFCLK1_Q8`
930			`REFCLK1_Q8`
931			`false`
932			`REFCLK1_Q9`
933			`REFCLK1_Q9`
934			`false`
935			`REFCLK1_Q9`
936			`REFCLK1_Q9`
937			`false`
938			`REFCLK1_Q9`
939			`REFCLK1_Q9`
940			`false`
941			`REFCLK1_Q9`
942			`REFCLK1_Q9`
943			`false`
944			`REFCLK1_Q0`
945			`REFCLK1_Q0`
946			`false`
947			`REFCLK1_Q10`
948			`REFCLK1_Q10`
949			`false`
950			`REFCLK1_Q10`
951			`REFCLK1_Q10`
952			`false`
953			`REFCLK1_Q10`
954			`REFCLK1_Q10`
955			`false`
956			`REFCLK1_Q10`
957			`REFCLK1_Q10`
958			`false`
959			`REFCLK1_Q11`
960			`REFCLK1_Q11`
961			`false`
962			`REFCLK1_Q11`
963			`REFCLK1_Q11`
964			`false`
965			`REFCLK1_Q11`
966			`REFCLK1_Q11`
967			`false`
968			`REFCLK1_Q11`
969			`REFCLK1_Q11`
970			`false`
971			`REFCLK1_Q1`
972			`REFCLK1_Q1`
973			`false`
974			`REFCLK1_Q1`
975			`REFCLK1_Q1`
976			`false`
977			`REFCLK1_Q1`
978			`REFCLK1_Q1`
979			`false`
980			`REFCLK1_Q1`
981			`REFCLK1_Q1`
982			`false`
983			`REFCLK1_Q2`
984			`REFCLK1_Q2`
985			`false`
986			`REFCLK1_Q2`
987			`REFCLK1_Q2`
988			`right_column`
989			`bottom_row`
990			`GTX`
991			`false`
992			`60`
993			`false`
994			`QPLL`
995			`QPLL`
996			`160`
997			`100GBASER_MODE`
998			`false`
999			`false`
1000			`false`
1001			`false`
1002			`false`
1003			`false`
1004			`false`
1005			`false`
1006			`false`
1007			`false`
1008			`false`
1009			`false`
1010			`false`
1011			`false`
1012			`false`
1013			`false`
1014			`false`
1015			`false`
1016			`false`
1017			`false`
1018			`false`
1019			`false`
1020			`false`
1021			`false`
1022			`false`
1023			`Start_from_scratch`
1024			`REFCLK0`
1025			`25.78125`
1026			`RX_FIFO_CLK`
1027			`RXUSRCLK0`
1028			`25.78125`
1029			`TX_FIFO_CLK`
1030			`TXUSRCLK0`
1031			`160`
1032			`100GBASER_MODE`
1033			`false`
1034			`false`
1035			`Start_from_scratch`
1036			`REFCLK0`
1037			`25.78125`
1038			`RX_FIFO_CLK`
1039			`RXUSRCLK0`
1040			`25.78125`
1041			`TX_FIFO_CLK`
1042			`TXUSRCLK0`
1043			`160`
1044			`100GBASER_MODE`
1045			`false`
1046			`false`
1047			`Start_from_scratch`
1048			`REFCLK0`
1049			`25.78125`
1050			`RX_FIFO_CLK`
1051			`RXUSRCLK0`
1052			`25.78125`
1053			`TX_FIFO_CLK`
1054			`TXUSRCLK0`
1055			`160`
1056			`100GBASER_MODE`
1057			`false`
1058			`false`
1059			`Start_from_scratch`
1060			`REFCLK0`
1061			`25.78125`
1062			`RX_FIFO_CLK`
1063			`RXUSRCLK0`
1064			`25.78125`
1065			`TX_FIFO_CLK`
1066			`TXUSRCLK0`
1067			`160`
1068			`100GBASER_MODE`
1069			`false`
1070			`false`
1071			`Start_from_scratch`
1072			`REFCLK0`
1073			`25.78125`
1074			`RX_FIFO_CLK`
1075			`RXUSRCLK0`
1076			`25.78125`
1077			`TX_FIFO_CLK`
1078			`TXUSRCLK0`
1079			`160`
1080			`100GBASER_MODE`
1081			`false`
1082			`false`
1083			`Start_from_scratch`
1084			`REFCLK0`
1085			`25.78125`
1086			`RX_FIFO_CLK`
1087			`RXUSRCLK0`
1088			`25.78125`
1089			`TX_FIFO_CLK`
1090			`TXUSRCLK0`
1091			`160`
1092			`100GBASER_MODE`
1093			`false`
1094			`false`
1095			`Start_from_scratch`
1096			`REFCLK0`
1097			`25.78125`
1098			`RX_FIFO_CLK`
1099			`RXUSRCLK0`
1100			`25.78125`
1101			`TX_FIFO_CLK`
1102			`TXUSRCLK0`
1103			`160`
1104			`100GBASER_MODE`
1105			`false`
1106			`false`
1107			`Start_from_scratch`
1108			`REFCLK0`
1109			`25.78125`
1110			`RX_FIFO_CLK`
1111			`RXUSRCLK0`
1112			`25.78125`
1113			`TX_FIFO_CLK`
1114			`TXUSRCLK0`
1115			`GTZ0`
1116			`true`
1117			`Start_from_scratch`
1118			`false`
1119			`false`
1120			`10`
1121			`156.250`
1122			`10`
1123			`156.250`
1124			`true`
1125			`DRPCLK0`
1126			`true`
1127			`false`
1128			`false`
1129			`Start_from_scratch`
1130			`REFCLK0`
1131			`25.78125`
1132			`25.78125`
1133			`false`
1134			`OFF`
1135			`322.266`
1136			`322.266`
1137			`RXOUTCLK_LANE0`
1138			`RXOUTCLK_LANE0`
1139			`RXOUTCLK_LANE0`
1140			`RXOUTCLK_LANE0`
1141			`OCTAL0_RXOUTCLK0`
1142			`OCTAL0_RXOUTCLK0`
1143			`OCTAL0_RXOUTCLK0`
1144			`OCTAL0_RXOUTCLK0`
1145			`OCTAL0_RXOUTCLK0`
1146			`OCTAL0_RXOUTCLK0`
1147			`OCTAL0_RXOUTCLK0`
1148			`OCTAL0_RXOUTCLK0`
1149			`TXOUTCLK_LANE0`
1150			`TXOUTCLK_LANE0`
1151			`OCTAL0_TXOUTCLK0`
1152			`OCTAL0_TXOUTCLK0`
1153			`OCTAL0_TXOUTCLK0`
1154			`OCTAL0_TXOUTCLK0`
1155			`OCTAL0_TXOUTCLK0`
1156			`OCTAL0_TXOUTCLK0`
1157			`OCTAL0_TXOUTCLK0`
1158			`OCTAL0_TXOUTCLK0`
1159			`false`
1160			`false`
1161			`One_Hop`
1162			`DFE`
1163			`false`
1164			`false`
1165			`no_silicon_version_loaded`
1166			`1000`
1167			`true`
1168			`true`
1169			`true`
1170			`true`
1171			`true`
1172			`true`
1173			`true`
1174			`true`
1175			`virtex7`
1176
1177			`xc7vx485t`
1178			`ffg1761`
1179			`VHDL`
1180
1181			`MIXED`
1182			`-2`
1183
1184			`TRUE`
1185			`TRUE`
1186			`IP_Flow`
1187			`5`
1188			`TRUE`
1189			`.`
1190
1191			`.`
1192			`2016.4`
1193			`OUT_OF_CONTEXT`
1194
1195
1196
1197
1198
1199
1200
1201
1202
1203
1204
1205
1206
1207
1208
1209
1210
1211
1212
1213
1214
1215
1216
1217
1218
1219
1220
1221
1222
1223
1224
1225
1226
1227
1228
1229
1230
1231
1232
1233
1234
1235
1236
1237
1238
1239
1240
1241
1242
1243
1244
1245
1246
1247
1248
1249
1250
1251
1252
1253
1254
1255
1256
1257
1258
1259
1260
1261
1262
1263
1264
1265
1266
1267
1268
1269
1270
1271
1272
1273
1274
1275
1276
1277
1278
1279
1280
1281
1282
1283
1284
1285
1286
1287
1288
1289
1290
1291
1292
1293
1294
1295
1296
1297
1298
1299
1300
1301
1302
1303
1304