OpenCores
URL https://opencores.org/ocsvn/esoc/esoc/trunk
4-`  4    ’’8’8’8’8’8’8’8’8’8’8’8’8’8’8’8’ieee’.std’_log’ic_1’164.’std_’logi’c_ve’ctor’tor’esoc’_por’t_nr’_nr’’`’`’’’8’uý˙’clk_’data’ata’’L’L’’’:’˜ý˙’’’’’data’ata’’L’L’’’;’Ŕý˙’’’’’data’_eof’eof’’L’L’’’<’ŕý˙’’’’’data’_gnt’_wr’’L’L’’’=’ý˙’’’’’data’_por’t_se’lse’’L’L’’’>’0ý˙’’’’’data’_req’req’’L’L’’’?’Xý˙’’’’’data’_sof’sof’’L’L’’’@’€ý˙’’’’’inbo’und_’data’ata’’L’L’’’A’¨ý˙’’’’’inbo’und_’data’_ful’lul’’L’L’’’B’Đý˙’’’’’inbo’und_’data’_rea’dea’’L’L’’’C’ý˙’’’’’inbo’und_’done’_cnt’cnt’’L’L’’’D’0ý˙’’’’’inbo’und_’drop’_cnt’cnt’’L’L’’’E’`ý˙’’’’’inbo’und_’info’nfo’’L’L’’’F’ý˙’’’’’inbo’und_’info’_emp’typ’’L’L’’’G’¸ý˙’’’’’inbo’und_’info’_rea’dea’’L’L’’’H’čý˙’’’’’rese’tse’’L’L’’’I’ý˙’’’’’sear’ch_d’ata’’L’L’’’J’8ý˙’’’’’sear’ch_e’mpty’pty’’L’L’’’K’`ý˙’’’’’sear’ch_r’ead’’L’L’’’L’ˆý˙’’’’’idle’dle’gran’ted’tran’sfer’fer’wait’_gnt’gnt’wait’_no_’gnt’’°ý˙’ľý˙’˝ý˙’Ćý˙’Ďý˙’data’_tra’nsfe’r_st’ate’’L’L’’’X’đý˙’’’’’data’_oa’’L’L’’’Z’ ý˙’’’’’data’_sof’_of’’L’L’’’[’@ý˙’’’’’data’_eof’_of’’L’L’’’\’hý˙’’’’’data’_por’t_se’l_o’L’L’’’]’ý˙’’’’’clea’r_da’ta_r’eqr’’L’L’’’_’¸ý˙’’’’’inbo’und_’drop’rop’’L’L’’’a’ŕý˙’’’’’inbo’und_’data’_ful’l_i’’L’L’’’b’ý˙’’’’’inbo’und_’data’_rea’d_o’’L’L’’’c’8ý˙’’’’’inbo’und_’info’_len’gth’’L’L’’’d’hý˙’’’’’line’__10’510’line’__10’610’line’__10’710’line’__10’810’dbus’bus’line’__23’123’esoc’_por’t_pr’oces’sor_’inbo’und’c:/d’ata/’temp’/ESo’C/So’urce’s/lo’gixa’/eso’c_po’rt_p’roce’ssor’_inb’ound’.vhd’vhd’ú˙˙˙‘ëý˙’’8cf 3f9 {8cf 3f2 {898 42e {{ t720 t408} { 3c0} {0 105}} 8a2 42e {{ t740 t408} { 480} {0 106}} 8ac 42e {{ t768 t408} { 3e0} {0 107}} 8b6 42e {{ t790 t408} { 430} {0 108}} 8c0 42e { { t398 t618 618 398 4d0 808 5b8 660 638 7b8 6f0 590[31:20] 590[3:0] 590[19:4] 638[7:0] 408 4a8 868 7e0} { 720 740 768 790 458 7b8 5e8 838 688 868 530 560 7e0 808 720[35:32] 720[31:20] 720[3:0] 720[19:4] 6f0} {0 114}} 8c5 42e {{ t838 t408 t7e0} { 500} {0 231}} }} ¸

Subversion Repositories esoc

[/] [esoc/] [trunk/] [Simulation/] [Modelsim/] [work/] [esoc_port_processor_inbound/] [esoc_port_processor_inbound.prw] - Blame information for rev 41

Go to most recent revision | Details | Compare with Previous | View Log

Line No. Rev Author Line

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.