| 1 |
18 |
rmileca |
-- Copyright (C) 1991-2010 Altera Corporation
|
| 2 |
|
|
-- Your use of Altera Corporation's design tools, logic functions
|
| 3 |
|
|
-- and other software and tools, and its AMPP partner logic
|
| 4 |
|
|
-- functions, and any output files from any of the foregoing
|
| 5 |
|
|
-- (including device programming or simulation files), and any
|
| 6 |
|
|
-- associated documentation or information are expressly subject
|
| 7 |
|
|
-- to the terms and conditions of the Altera Program License
|
| 8 |
|
|
-- Subscription Agreement, Altera MegaCore Function License
|
| 9 |
|
|
-- Agreement, or other applicable license agreement, including,
|
| 10 |
|
|
-- without limitation, that your use is for the sole purpose of
|
| 11 |
|
|
-- programming logic devices manufactured by Altera and sold by
|
| 12 |
|
|
-- Altera or its authorized distributors. Please refer to the
|
| 13 |
|
|
-- applicable agreement for further details.
|
| 14 |
|
|
--
|
| 15 |
|
|
-- This is a Quartus II output file. It is for reporting purposes only, and is
|
| 16 |
|
|
-- not intended for use as a Quartus II input file. This file cannot be used
|
| 17 |
|
|
-- to make Quartus II pin assignments - for instructions on how to make pin
|
| 18 |
|
|
-- assignments, please see Quartus II help.
|
| 19 |
|
|
---------------------------------------------------------------------------------
|
| 20 |
|
|
|
| 21 |
|
|
|
| 22 |
|
|
|
| 23 |
|
|
---------------------------------------------------------------------------------
|
| 24 |
|
|
-- NC : No Connect. This pin has no internal connection to the device.
|
| 25 |
|
|
-- DNU : Do Not Use. This pin MUST NOT be connected.
|
| 26 |
|
|
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (2.5V/3.3V).
|
| 27 |
|
|
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
|
| 28 |
|
|
-- of its bank.
|
| 29 |
|
|
-- Bank 1: 3.3V
|
| 30 |
|
|
-- Bank 2: 3.3V
|
| 31 |
|
|
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
|
| 32 |
|
|
-- It can also be used to report unused dedicated pins. The connection
|
| 33 |
|
|
-- on the board for unused dedicated pins depends on whether this will
|
| 34 |
|
|
-- be used in a future design. One example is device migration. When
|
| 35 |
|
|
-- using device migration, refer to the device pin-tables. If it is a
|
| 36 |
|
|
-- GND pin in the pin table or if it will not be used in a future design
|
| 37 |
|
|
-- for another purpose the it MUST be connected to GND. If it is an unused
|
| 38 |
|
|
-- dedicated pin, then it can be connected to a valid signal on the board
|
| 39 |
|
|
-- (low, high, or toggling) if that signal is required for a different
|
| 40 |
|
|
-- revision of the design.
|
| 41 |
|
|
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
|
| 42 |
|
|
-- This pin should be connected to GND. It may also be connected to a
|
| 43 |
|
|
-- valid signal on the board (low, high, or toggling) if that signal
|
| 44 |
|
|
-- is required for a different revision of the design.
|
| 45 |
|
|
-- GND* : Unused I/O pin. For transceiver I/O banks, connect each pin marked GND*
|
| 46 |
|
|
-- either individually through a 10k Ohm resistor to GND or tie all pins
|
| 47 |
|
|
-- together and connect through a single 10k Ohm resistor to GND.
|
| 48 |
|
|
-- For non-transceiver I/O banks, connect each pin marked GND* directly to GND
|
| 49 |
|
|
-- or leave it unconnected.
|
| 50 |
|
|
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
|
| 51 |
|
|
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
|
| 52 |
|
|
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
|
| 53 |
|
|
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
|
| 54 |
|
|
-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
|
| 55 |
|
|
---------------------------------------------------------------------------------
|
| 56 |
|
|
|
| 57 |
|
|
|
| 58 |
|
|
|
| 59 |
|
|
---------------------------------------------------------------------------------
|
| 60 |
|
|
-- Pin directions (input, output or bidir) are based on device operating in user mode.
|
| 61 |
|
|
---------------------------------------------------------------------------------
|
| 62 |
|
|
|
| 63 |
|
|
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
|
| 64 |
|
|
CHIP "Open_JTAG" ASSIGNED TO AN: EPM570T100C5
|
| 65 |
|
|
|
| 66 |
|
|
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
|
| 67 |
|
|
-------------------------------------------------------------------------------------------------------------
|
| 68 |
|
|
wrk : 1 : output : 3.3-V LVTTL : : 2 : N
|
| 69 |
|
|
GND* : 2 : : : : 1 :
|
| 70 |
|
|
rd : 3 : output : 3.3-V LVTTL : : 1 : N
|
| 71 |
|
|
trst : 4 : output : 3.3-V LVTTL : : 1 : N
|
| 72 |
|
|
new_state[0] : 5 : output : 3.3-V LVTTL : : 1 : N
|
| 73 |
|
|
GND* : 6 : : : : 1 :
|
| 74 |
|
|
GND* : 7 : : : : 1 :
|
| 75 |
|
|
new_state[3] : 8 : output : 3.3-V LVTTL : : 1 : N
|
| 76 |
|
|
VCCIO1 : 9 : power : : 3.3V : 1 :
|
| 77 |
|
|
GNDIO : 10 : gnd : : : :
|
| 78 |
|
|
GNDINT : 11 : gnd : : : :
|
| 79 |
|
|
clk : 12 : input : 3.3-V LVTTL : : 1 : N
|
| 80 |
|
|
VCCINT : 13 : power : : 2.5V/3.3V : :
|
| 81 |
|
|
wr : 14 : output : 3.3-V LVTTL : : 1 : N
|
| 82 |
|
|
tdi : 15 : output : 3.3-V LVTTL : : 1 : N
|
| 83 |
|
|
GND* : 16 : : : : 1 :
|
| 84 |
|
|
sm[0] : 17 : output : 3.3-V LVTTL : : 1 : N
|
| 85 |
|
|
db[7] : 18 : bidir : 3.3-V LVTTL : : 1 : N
|
| 86 |
|
|
GND* : 19 : : : : 1 :
|
| 87 |
|
|
GND* : 20 : : : : 1 :
|
| 88 |
|
|
GND* : 21 : : : : 1 :
|
| 89 |
|
|
TMS : 22 : input : : : 1 :
|
| 90 |
|
|
TDI : 23 : input : : : 1 :
|
| 91 |
|
|
TCK : 24 : input : : : 1 :
|
| 92 |
|
|
TDO : 25 : output : : : 1 :
|
| 93 |
|
|
GND* : 26 : : : : 1 :
|
| 94 |
|
|
GND* : 27 : : : : 1 :
|
| 95 |
|
|
GND* : 28 : : : : 1 :
|
| 96 |
|
|
new_state[1] : 29 : output : 3.3-V LVTTL : : 1 : N
|
| 97 |
|
|
sm[1] : 30 : output : 3.3-V LVTTL : : 1 : N
|
| 98 |
|
|
VCCIO1 : 31 : power : : 3.3V : 1 :
|
| 99 |
|
|
GNDIO : 32 : gnd : : : :
|
| 100 |
|
|
new_state[2] : 33 : output : 3.3-V LVTTL : : 1 : N
|
| 101 |
|
|
db[6] : 34 : bidir : 3.3-V LVTTL : : 1 : N
|
| 102 |
|
|
GND* : 35 : : : : 1 :
|
| 103 |
|
|
db[5] : 36 : bidir : 3.3-V LVTTL : : 1 : N
|
| 104 |
|
|
GNDINT : 37 : gnd : : : :
|
| 105 |
|
|
txe : 38 : input : 3.3-V LVTTL : : 1 : N
|
| 106 |
|
|
VCCINT : 39 : power : : 2.5V/3.3V : :
|
| 107 |
|
|
db[2] : 40 : bidir : 3.3-V LVTTL : : 1 : N
|
| 108 |
|
|
db[1] : 41 : bidir : 3.3-V LVTTL : : 1 : N
|
| 109 |
|
|
db[4] : 42 : bidir : 3.3-V LVTTL : : 1 : N
|
| 110 |
|
|
sm[2] : 43 : output : 3.3-V LVTTL : : 1 : N
|
| 111 |
|
|
wcks : 44 : output : 3.3-V LVTTL : : 1 : N
|
| 112 |
|
|
VCCIO1 : 45 : power : : 3.3V : 1 :
|
| 113 |
|
|
GNDIO : 46 : gnd : : : :
|
| 114 |
|
|
GND* : 47 : : : : 1 :
|
| 115 |
|
|
GND* : 48 : : : : 1 :
|
| 116 |
|
|
GND* : 49 : : : : 1 :
|
| 117 |
|
|
GND* : 50 : : : : 1 :
|
| 118 |
|
|
GND* : 51 : : : : 1 :
|
| 119 |
|
|
GND* : 52 : : : : 2 :
|
| 120 |
|
|
GND* : 53 : : : : 2 :
|
| 121 |
|
|
GND* : 54 : : : : 2 :
|
| 122 |
|
|
GND* : 55 : : : : 2 :
|
| 123 |
|
|
GND* : 56 : : : : 2 :
|
| 124 |
|
|
GND* : 57 : : : : 2 :
|
| 125 |
|
|
GND* : 58 : : : : 2 :
|
| 126 |
|
|
VCCIO2 : 59 : power : : 3.3V : 2 :
|
| 127 |
|
|
GNDIO : 60 : gnd : : : :
|
| 128 |
|
|
GND* : 61 : : : : 2 :
|
| 129 |
|
|
GND* : 62 : : : : 2 :
|
| 130 |
|
|
VCCINT : 63 : power : : 2.5V/3.3V : :
|
| 131 |
|
|
db[0] : 64 : bidir : 3.3-V LVTTL : : 2 : N
|
| 132 |
|
|
GNDINT : 65 : gnd : : : :
|
| 133 |
|
|
GND* : 66 : : : : 2 :
|
| 134 |
|
|
GND* : 67 : : : : 2 :
|
| 135 |
|
|
GND* : 68 : : : : 2 :
|
| 136 |
|
|
GND* : 69 : : : : 2 :
|
| 137 |
|
|
sm[3] : 70 : output : 3.3-V LVTTL : : 2 : N
|
| 138 |
|
|
rxf : 71 : input : 3.3-V LVTTL : : 2 : N
|
| 139 |
|
|
GND* : 72 : : : : 2 :
|
| 140 |
|
|
rst : 73 : input : 3.3-V LVTTL : : 2 : N
|
| 141 |
|
|
GND* : 74 : : : : 2 :
|
| 142 |
|
|
GND* : 75 : : : : 2 :
|
| 143 |
|
|
GND* : 76 : : : : 2 :
|
| 144 |
|
|
GND* : 77 : : : : 2 :
|
| 145 |
|
|
GND* : 78 : : : : 2 :
|
| 146 |
|
|
GNDIO : 79 : gnd : : : :
|
| 147 |
|
|
VCCIO2 : 80 : power : : 3.3V : 2 :
|
| 148 |
|
|
GND* : 81 : : : : 2 :
|
| 149 |
|
|
GND* : 82 : : : : 2 :
|
| 150 |
|
|
GND* : 83 : : : : 2 :
|
| 151 |
|
|
GND* : 84 : : : : 2 :
|
| 152 |
|
|
GND* : 85 : : : : 2 :
|
| 153 |
|
|
GND* : 86 : : : : 2 :
|
| 154 |
|
|
tms : 87 : output : 3.3-V LVTTL : : 2 : N
|
| 155 |
|
|
VCCINT : 88 : power : : 2.5V/3.3V : :
|
| 156 |
|
|
GND* : 89 : : : : 2 :
|
| 157 |
|
|
GNDINT : 90 : gnd : : : :
|
| 158 |
|
|
tdo : 91 : input : 3.3-V LVTTL : : 2 : N
|
| 159 |
|
|
db[3] : 92 : bidir : 3.3-V LVTTL : : 2 : N
|
| 160 |
|
|
GNDIO : 93 : gnd : : : :
|
| 161 |
|
|
VCCIO2 : 94 : power : : 3.3V : 2 :
|
| 162 |
|
|
GND* : 95 : : : : 2 :
|
| 163 |
|
|
GND* : 96 : : : : 2 :
|
| 164 |
|
|
tck : 97 : output : 3.3-V LVTTL : : 2 : N
|
| 165 |
|
|
GND* : 98 : : : : 2 :
|
| 166 |
|
|
GND* : 99 : : : : 2 :
|
| 167 |
|
|
GND* : 100 : : : : 2 :
|
