OpenCores
URL https://opencores.org/ocsvn/p9813_rgb_led_string_driver/p9813_rgb_led_string_driver/trunk

Subversion Repositories p9813_rgb_led_string_driver

[/] [p9813_rgb_led_string_driver/] [trunk/] [rtl/] [VHDL/] [testbench/] [translator_wave.do] - Blame information for rev 2

Details | Compare with Previous | View Log

Line No. Rev Author Line
1 2 jclaytons
onerror {resume}
2
quietly WaveActivateNextPane {} 0
3
add wave -noupdate -format Logic /testbench/sys_rst
4
add wave -noupdate -format Logic /testbench/sys_clk
5
add wave -noupdate -format Logic /testbench/logic_0
6
add wave -noupdate -format Logic /testbench/logic_1
7
add wave -noupdate -format Logic /testbench/rs232_cmd
8
add wave -noupdate -format Logic /testbench/rs232_resp
9
add wave -noupdate -format Literal /testbench/switch
10
add wave -noupdate -format Literal /testbench/led
11
add wave -noupdate -format Logic /testbench/sys_rst_scope
12
add wave -noupdate -format Logic /testbench/irig_time
13
add wave -noupdate -format Literal /testbench/irig_carrier
14
add wave -noupdate -format Literal /testbench/cap_gnd
15
add wave -noupdate -format Logic /testbench/ref
16
add wave -noupdate -format Logic /testbench/parent_clk
17
add wave -noupdate -format Logic /testbench/parent_dat
18
add wave -noupdate -format Logic /testbench/child_clk
19
add wave -noupdate -format Logic /testbench/child_dat
20
add wave -noupdate -format Logic /testbench/child_clk_gnd
21
add wave -noupdate -format Logic /testbench/child_dat_gnd
22
add wave -noupdate -format Logic /testbench/tlm_dat
23
add wave -noupdate -format Logic /testbench/tlm_clk
24
add wave -noupdate -format Logic /testbench/tlm_dat_gnd
25
add wave -noupdate -format Logic /testbench/tlm_clk_gnd
26
add wave -noupdate -divider FPGA
27
add wave -noupdate -format Logic /testbench/fpga1/sys_clk
28
add wave -noupdate -format Logic /testbench/fpga1/rs232_cmd
29
add wave -noupdate -format Logic /testbench/fpga1/rs232_resp
30
add wave -noupdate -format Literal /testbench/fpga1/switch
31
add wave -noupdate -format Literal /testbench/fpga1/led
32
add wave -noupdate -format Logic /testbench/fpga1/sys_rst_n_o
33
add wave -noupdate -format Logic /testbench/fpga1/parent_clk_i
34
add wave -noupdate -format Logic /testbench/fpga1/parent_dat_i
35
add wave -noupdate -format Logic /testbench/fpga1/child_clk_o
36
add wave -noupdate -format Logic /testbench/fpga1/child_clk_gnd_o
37
add wave -noupdate -format Logic /testbench/fpga1/child_dat_o
38
add wave -noupdate -format Logic /testbench/fpga1/child_dat_gnd_o
39
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat_o
40
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat_gnd_o
41
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk_o
42
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk_gnd_o
43
add wave -noupdate -format Logic /testbench/fpga1/time_dc_level_o
44
add wave -noupdate -format Literal /testbench/fpga1/cap_gnd_o
45
add wave -noupdate -format Logic /testbench/fpga1/ref_o
46
add wave -noupdate -format Literal /testbench/fpga1/carrier_o
47
add wave -noupdate -format Logic /testbench/fpga1/sys_rst_n
48
add wave -noupdate -format Logic /testbench/fpga1/logic_0
49
add wave -noupdate -format Logic /testbench/fpga1/logic_1
50
add wave -noupdate -format Logic /testbench/fpga1/clk_en_1mhz
51
add wave -noupdate -format Literal /testbench/fpga1/clk_div_count
52
add wave -noupdate -format Logic /testbench/fpga1/rs232_clk
53
add wave -noupdate -format Logic /testbench/fpga1/rs232_baud_lock
54
add wave -noupdate -format Literal /testbench/fpga1/rs232_parity
55
add wave -noupdate -format Logic /testbench/fpga1/bus_ack
56
add wave -noupdate -format Logic /testbench/fpga1/bus_err
57
add wave -noupdate -format Literal /testbench/fpga1/bus_dat_rd
58
add wave -noupdate -format Literal /testbench/fpga1/bus_dat_wr
59
add wave -noupdate -format Logic /testbench/fpga1/bus_rst
60
add wave -noupdate -format Logic /testbench/fpga1/bus_stb
61
add wave -noupdate -format Logic /testbench/fpga1/bus_cyc
62
add wave -noupdate -format Literal /testbench/fpga1/bus_adr
63
add wave -noupdate -format Logic /testbench/fpga1/bus_we
64
add wave -noupdate -format Logic /testbench/fpga1/master_bg
65
add wave -noupdate -format Literal /testbench/fpga1/master_adr
66
add wave -noupdate -format Logic /testbench/fpga1/master_cyc
67
add wave -noupdate -format Logic /testbench/fpga1/master_we
68
add wave -noupdate -format Literal /testbench/fpga1/master_dat_wr
69
add wave -noupdate -format Logic /testbench/fpga1/sel_irig_time
70
add wave -noupdate -format Literal /testbench/fpga1/irig_time_dat_rd
71
add wave -noupdate -format Logic /testbench/fpga1/irig_time_ack
72
add wave -noupdate -format Logic /testbench/fpga1/sel_tlm_gen
73
add wave -noupdate -format Literal /testbench/fpga1/tlm_gen_dat_rd
74
add wave -noupdate -format Logic /testbench/fpga1/tlm_gen_ack
75
add wave -noupdate -format Logic /testbench/fpga1/sel_tlm_trans
76
add wave -noupdate -format Literal /testbench/fpga1/tlm_trans_dat_rd
77
add wave -noupdate -format Logic /testbench/fpga1/tlm_trans_ack
78
add wave -noupdate -format Literal /testbench/fpga1/led_int
79
add wave -noupdate -format Literal /testbench/fpga1/time_rate
80
add wave -noupdate -format Literal /testbench/fpga1/time_codes
81
add wave -noupdate -format Literal /testbench/fpga1/time_carrier
82
add wave -noupdate -format Logic /testbench/fpga1/pps
83
add wave -noupdate -format Literal /testbench/fpga1/pps_count
84
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk1
85
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat1
86
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk2
87
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat2
88
add wave -noupdate -format Literal /testbench/fpga1/tlm_word_number
89
add wave -noupdate -format Literal /testbench/fpga1/tlm_minor_frame
90
add wave -noupdate -format Literal /testbench/fpga1/tlm_word
91
add wave -noupdate -format Logic /testbench/fpga1/tlm_word_load
92
add wave -noupdate -format Literal /testbench/fpga1/tlm_rate_fine_adjust
93
add wave -noupdate -format Logic /testbench/fpga1/trans_sf_lock
94
add wave -noupdate -format Logic /testbench/fpga1/trans_frame_lock
95
add wave -noupdate -format Logic /testbench/fpga1/trans_full_err
96
add wave -noupdate -format Logic /testbench/fpga1/trans_empty_err
97
add wave -noupdate -format Literal /testbench/fpga1/yz_row_count
98
add wave -noupdate -format Literal /testbench/fpga1/yz_col_count
99
add wave -noupdate -format Literal /testbench/fpga1/yz_col_index_count
100
add wave -noupdate -format Logic /testbench/fpga1/yuzhnoye_area
101
add wave -noupdate -format Literal /testbench/fpga1/parent_w
102
add wave -noupdate -format Literal /testbench/fpga1/parent_s
103
add wave -noupdate -format Logic /testbench/fpga1/load_parent_word
104
add wave -noupdate -format Logic /testbench/fpga1/use_word
105
add wave -noupdate -format Logic /testbench/fpga1/parent_clk
106
add wave -noupdate -format Logic /testbench/fpga1/child_clk
107
add wave -noupdate -divider Translator
108
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_depth
109
add wave -noupdate -format Literal /testbench/fpga1/trans1/speed_up
110
add wave -noupdate -format Literal /testbench/fpga1/trans1/slow_down
111
add wave -noupdate -format Literal /testbench/fpga1/trans1/start_up
112
add wave -noupdate -format Literal /testbench/fpga1/trans1/word_width
113
add wave -noupdate -format Literal /testbench/fpga1/trans1/fill_value
114
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_0
115
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_1
116
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_2
117
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_3
118
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_4
119
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_5
120
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_6
121
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_7
122
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_8
123
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_9
124
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_a
125
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_b
126
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_c
127
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_d
128
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_e
129
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_f
130
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_10
131
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_11
132
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_12
133
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_rst_n
134
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_clk
135
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_clken
136
add wave -noupdate -format Literal /testbench/fpga1/trans1/adr_i
137
add wave -noupdate -format Logic /testbench/fpga1/trans1/sel_i
138
add wave -noupdate -format Logic /testbench/fpga1/trans1/we_i
139
add wave -noupdate -format Literal /testbench/fpga1/trans1/dat_i
140
add wave -noupdate -format Literal /testbench/fpga1/trans1/dat_o
141
add wave -noupdate -format Logic /testbench/fpga1/trans1/ack_o
142
add wave -noupdate -format Logic /testbench/fpga1/trans1/parent_dat_i
143
add wave -noupdate -format Logic /testbench/fpga1/trans1/parent_clk_i
144
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_w_o
145
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_s_o
146
add wave -noupdate -format Logic /testbench/fpga1/trans1/use_word_i
147
add wave -noupdate -format Logic /testbench/fpga1/trans1/load_o
148
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_dat_o
149
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_clk_o
150
add wave -noupdate -format Logic /testbench/fpga1/trans1/sf_lock_o
151
add wave -noupdate -format Logic /testbench/fpga1/trans1/frame_lock_o
152
add wave -noupdate -format Logic /testbench/fpga1/trans1/full_err_o
153
add wave -noupdate -format Logic /testbench/fpga1/trans1/empty_err_o
154
add wave -noupdate -format Logic /testbench/fpga1/trans1/logic_0
155
add wave -noupdate -format Logic /testbench/fpga1/trans1/logic_1
156
add wave -noupdate -format Literal /testbench/fpga1/trans1/fsm_state
157
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_r1
158
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_r2
159
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_dat_r1
160
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_dat_r2
161
add wave -noupdate -format Logic /testbench/fpga1/trans1/seeker_sel
162
add wave -noupdate -format Literal /testbench/fpga1/trans1/seeker_dat
163
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_countdown
164
add wave -noupdate -format Literal /testbench/fpga1/trans1/word_countdown
165
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_sr
166
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_pattern
167
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_mask
168
add wave -noupdate -format Logic /testbench/fpga1/trans1/sync_match
169
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_sync_size
170
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_matches_to_lock
171
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_misses_to_drop
172
add wave -noupdate -format Logic /testbench/fpga1/trans1/reg_child_rate_adapt
173
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_rate_offset_s
174
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_last
175
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_delta
176
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_predicted
177
add wave -noupdate -format Logic /testbench/fpga1/trans1/reg_sfid_le
178
add wave -noupdate -format Literal /testbench/fpga1/trans1/sfid_word
179
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_rising
180
add wave -noupdate -format Literal /testbench/fpga1/trans1/match_count
181
add wave -noupdate -format Logic /testbench/fpga1/trans1/seeker_ack
182
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_last_word
183
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_final_sfid
184
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_w
185
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_s
186
add wave -noupdate -format Logic /testbench/fpga1/trans1/frame_lock
187
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_sfid_bits
188
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_speed_up
189
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_start_up
190
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_slow_down
191
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_empty
192
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_full
193
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_out_word
194
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_out_word_rd
195
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_in_word
196
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_in_word_wr
197
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_dat
198
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_sel
199
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_ack
200
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_word
201
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_word_rd
202
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_run
203
add wave -noupdate -divider FIFO
204
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/width
205
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/depth
206
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_full_point
207
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_flag_point
208
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_empty_point
209
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/sys_rst_n
210
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/sys_clk
211
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/reset_i
212
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_rd_i
213
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_dout
214
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_wr_i
215
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_din
216
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_full
217
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_empty
218
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_full
219
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_flag
220
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_empty
221
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/rd_row
222
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/wr_row
223
add wave -noupdate -format Analog-Step -height 74 -max 33.0 /testbench/fpga1/trans1/fifo_1/u1/fill_level
224
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_array
225
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/current_state
226
add wave -noupdate -divider {Child Scanner}
227
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_width
228
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_0
229
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_1
230
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_2
231
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_3
232
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_4
233
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_5
234
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_6
235
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_7
236
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_rst_n
237
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_clk
238
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_clken
239
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/adr_i
240
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sel_i
241
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/we_i
242
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/dat_i
243
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/dat_o
244
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/ack_o
245
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/scan_rst_i
246
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/w_o
247
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/s_o
248
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_i
249
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/load_o
250
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_o
251
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_clk_o
252
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/rate_fine_adjust_i
253
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/fsm_state
254
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_rate
255
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_line_code
256
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_last_word
257
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_last_mf
258
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_rand_taps
259
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase
260
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase_next
261
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase_incr
262
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_sr
263
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/rand_sr
264
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/load
265
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/w
266
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/s
267
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_clken
268
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/biphase_clken
269
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_bit_count
270
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/pcm_bit
271
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sr_bit
272
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/rand_bit
273
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat
274
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_select
275
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_bp
276
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/biphase_invert
277
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/miller_dat
278
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/mod_miller_dat
279
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/last_pcm_bit
280
TreeUpdate [SetDefaultTree]
281
WaveRestoreCursors {{Cursor 1} {11180264007 ps} 0}
282
configure wave -namecolwidth 150
283
configure wave -valuecolwidth 100
284
configure wave -justifyvalue left
285
configure wave -signalnamewidth 1
286
configure wave -snapdistance 10
287
configure wave -datasetprefix 0
288
configure wave -rowmargin 4
289
configure wave -childrowmargin 2
290
configure wave -gridoffset 0
291
configure wave -gridperiod 10000
292
configure wave -griddelta 40
293
configure wave -timeline 1
294
configure wave -timelineunits us
295
update
296
WaveRestoreZoom {0 ps} {25200 us}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.