URL https://opencores.org/ocsvn/versatile_library/versatile_library/trunk

Subversion Repositories versatile_library

[/] [versatile_library/] [trunk/] [rtl/] [verilog/] [defines.v] - Blame information for rev 43

Go to most recent revision | Details | Compare with Previous | View Log


`ifndef BASE
`define BASE vl_
`endif
 
`ifdef ALL
 
`define GBUF
`define SYNC_RST
`define PLL
 
`define MULTS
`define MULTS18X18
`define MULT
`define SHIFT_UNIT_32
`define LOGIC_UNIT
 
`define CNT_SHREG_WRAP
`define CNT_SHREG_CE_WRAP
`define CNT_SHREG_CE_CLEAR
`define CNT_SHREG_CE_CLEAR_WRAP
 
`define MUX_ANDOR
`define MUX2_ANDOR
`define MUX3_ANDOR
`define MUX4_ANDOR
`define MUX5_ANDOR
`define MUX6_ANDOR
`define PARITY
 
`define ROM_INIT
`define RAM
`define RAM_BE
`define DPRAM_1R1W
`define DPRAM_2R1W
`define DPRAM_2R2W
`define FIFO_1R1W_FILL_LEVEL_SYNC
`define FIFO_2R2W_SYNC_SIMPLEX
`define FIFO_CMP_ASYNC
`define FIFO_1R1W_ASYNC
`define FIFO_2R2W_ASYNC
`define FIFO_2R2W_ASYNC_SIMPLEX
 
`define DFF
`define DFF_ARRAY
`define DFF_CE
`define DFF_CE_CLEAR
`define DF_CE_SET
`define SPR
`define SRP
`define DFF_SR
`define LATCH
`define SHREG
`define SHREG_CE
`define DELAY
`define DELAY_EMPTYFLAG
 
`define WB3WB3_BRIDGE
`define WB3_ARBITER_TYPE1
`define WB_BOOT_ROM
`define WB_DPRAM
 
`endif
 
`ifdef PLL
`ifndef SYNC_RST
`define SYNC_RST
`endif
`endif
 
`ifdef SYNC_RST
`ifndef GBUF
`define GBUF
`endif
`endif
 
`ifdef WB_DPRAM
`ifndef DPRAM_2R2W
`define DPRAM_2R2W
`endif
`ifndef SPR
`define SPR
`endif
`endif
 
`ifdef WB3_ARBITER_TYPE1
`ifndef SPR
`define SPR
`endif
`ifndef MUX_ANDOR
`define MUX_ANDOR
`endif
`endif
 
`ifdef WB3WB3_BRIDGE
`ifndef CNT_SHREG_CE_CLEAR
`define CNT_SHREG_CE_CLEAR
`endif
`ifndef DFF
`define DFF
`endif
`ifndef DFF_CE
`define DFF_CE
`endif
`ifndef CNT_SHREG_CE_CLEAR
`define CNT_SHREG_CE_CLEAR
`endif
`ifndef FIFO_2R2W_ASYNC_SIMPLEX
`define FIFO_2R2W_ASYNC_SIMPLEX
`endif
`endif
 
`ifdef MULTS18X18
`ifndef MULTS
`define MULTS
`endif
`endif
 
`ifdef SHIFT_UNIT_32
`ifndef MULTS
`define MULTS
`endif
`endif
 
`ifdef MUX2_ANDOR
`ifndef MUX_ANDOR
`define MUX_ANDOR
`endif
`endif
 
`ifdef MUX3_ANDOR
`ifndef MUX_ANDOR
`define MUX_ANDOR
`endif
`endif
 
`ifdef MUX4_ANDOR
`ifndef MUX_ANDOR
`define MUX_ANDOR
`endif
`endif
 
`ifdef MUX5_ANDOR
`ifndef MUX_ANDOR
`define MUX_ANDOR
`endif
`endif
 
`ifdef MUX6_ANDOR
`ifndef MUX_ANDOR
`define MUX_ANDOR
`endif
`endif
 
`ifdef FIFO_1R1W_FILL_LEVEL_SYNC
`ifndef CNT_BIN_CE
`define CNT_BIN_CE
`endif
`ifndef DPRAM_1R1W
`define DPRAM_1R1W
`endif
`ifndef CNT_BIN_CE_REW_Q_ZQ_L1
`define CNT_BIN_CE_REW_Q_ZQ_L1
`endif
`endif
 
`ifdef FIFO_1R1W_FILL_LEVEL_SYNC
`ifndef CNT_LFSR_CE
`define CNT_LFSR_CE
`endif
`ifndef DPRAM_2R2W
`define DPRAM_2R2W
`endif
`ifndef CNT_BIN_CE_REW_ZQ_L1
`define CNT_BIN_CE_REW_ZQ_L1
`endif
`endif
 
`ifdef FIFO_2R2W_ASYNC_SIMPLEX
`ifndef CNT_GRAY_CE_BIN
`define CNT_GRAY_CE_BIN
`endif
`ifndef DPRAM_2R2W
`define DPRAM_2R2W
`endif
`ifndef FIFO_CMP_ASYNC
`define FIFO_CMP_ASYNC
`endif
`endif
 
`ifdef FIFO_2R2W_ASYNC
`ifndef FIFO_1R1W_ASYNC
`define FIFO_1R1W_ASYNC
`endif
`endif
 
`ifdef FIFO_1R1W_ASYNC
`ifndef CNT_GRAY_CE_BIN
`define CNT_GRAY_CE_BIN
`endif
`ifndef DPRAM_1R1W
`define DPRAM_1R1W
`endif
`ifndef FIFO_CMP_ASYNC
`define FIFO_CMP_ASYNC
`endif
`endif
 
`ifdef FIFO_CMP_ASYNC
`ifndef DFF_SR
`define DFF_SR
`endif
`ifndef DFF
`define DFF
`endif
`endif

Browse

Tools

Subversion Repositories versatile_library

[/] [versatile_library/] [trunk/] [rtl/] [verilog/] [defines.v] - Blame information for rev 43

Line No.	Rev	Author	Line
1	40	unneback	`ifndef BASE
2			`define BASE vl_
3			`endif
4
5			`ifdef ALL
6
7			`define GBUF
8			`define SYNC_RST
9			`define PLL
10
11			`define MULTS
12			`define MULTS18X18
13			`define MULT
14			`define SHIFT_UNIT_32
15			`define LOGIC_UNIT
16
17			`define CNT_SHREG_WRAP
18			`define CNT_SHREG_CE_WRAP
19			`define CNT_SHREG_CE_CLEAR
20			`define CNT_SHREG_CE_CLEAR_WRAP
21
22			`define MUX_ANDOR
23			`define MUX2_ANDOR
24			`define MUX3_ANDOR
25			`define MUX4_ANDOR
26			`define MUX5_ANDOR
27			`define MUX6_ANDOR
28	43	unneback	`define PARITY
29	40	unneback
30			`define ROM_INIT
31			`define RAM
32			`define RAM_BE
33			`define DPRAM_1R1W
34			`define DPRAM_2R1W
35			`define DPRAM_2R2W
36			`define FIFO_1R1W_FILL_LEVEL_SYNC
37			`define FIFO_2R2W_SYNC_SIMPLEX
38			`define FIFO_CMP_ASYNC
39			`define FIFO_1R1W_ASYNC
40			`define FIFO_2R2W_ASYNC
41			`define FIFO_2R2W_ASYNC_SIMPLEX
42
43			`define DFF
44			`define DFF_ARRAY
45			`define DFF_CE
46			`define DFF_CE_CLEAR
47			`define DF_CE_SET
48			`define SPR
49			`define SRP
50			`define DFF_SR
51			`define LATCH
52			`define SHREG
53			`define SHREG_CE
54			`define DELAY
55			`define DELAY_EMPTYFLAG
56
57			`define WB3WB3_BRIDGE
58			`define WB3_ARBITER_TYPE1
59			`define WB_BOOT_ROM
60			`define WB_DPRAM
61
62			`endif
63
64			`ifdef PLL
65			`ifndef SYNC_RST
66			`define SYNC_RST
67			`endif
68			`endif
69
70			`ifdef SYNC_RST
71			`ifndef GBUF
72			`define GBUF
73			`endif
74			`endif
75
76			`ifdef WB_DPRAM
77			`ifndef DPRAM_2R2W
78			`define DPRAM_2R2W
79			`endif
80			`ifndef SPR
81			`define SPR
82			`endif
83			`endif
84
85			`ifdef WB3_ARBITER_TYPE1
86	42	unneback	`ifndef SPR
87			`define SPR
88			`endif
89	40	unneback	`ifndef MUX_ANDOR
90			`define MUX_ANDOR
91			`endif
92			`endif
93
94			`ifdef WB3WB3_BRIDGE
95			`ifndef CNT_SHREG_CE_CLEAR
96			`define CNT_SHREG_CE_CLEAR
97			`endif
98			`ifndef DFF
99			`define DFF
100			`endif
101			`ifndef DFF_CE
102			`define DFF_CE
103			`endif
104			`ifndef CNT_SHREG_CE_CLEAR
105			`define CNT_SHREG_CE_CLEAR
106			`endif
107			`ifndef FIFO_2R2W_ASYNC_SIMPLEX
108			`define FIFO_2R2W_ASYNC_SIMPLEX
109			`endif
110			`endif
111
112			`ifdef MULTS18X18
113			`ifndef MULTS
114			`define MULTS
115			`endif
116			`endif
117
118			`ifdef SHIFT_UNIT_32
119			`ifndef MULTS
120			`define MULTS
121			`endif
122			`endif
123
124			`ifdef MUX2_ANDOR
125			`ifndef MUX_ANDOR
126			`define MUX_ANDOR
127			`endif
128			`endif
129
130			`ifdef MUX3_ANDOR
131			`ifndef MUX_ANDOR
132			`define MUX_ANDOR
133			`endif
134			`endif
135
136			`ifdef MUX4_ANDOR
137			`ifndef MUX_ANDOR
138			`define MUX_ANDOR
139			`endif
140			`endif
141
142			`ifdef MUX5_ANDOR
143			`ifndef MUX_ANDOR
144			`define MUX_ANDOR
145			`endif
146			`endif
147
148			`ifdef MUX6_ANDOR
149			`ifndef MUX_ANDOR
150			`define MUX_ANDOR
151			`endif
152			`endif
153
154			`ifdef FIFO_1R1W_FILL_LEVEL_SYNC
155			`ifndef CNT_BIN_CE
156			`define CNT_BIN_CE
157			`endif
158			`ifndef DPRAM_1R1W
159			`define DPRAM_1R1W
160			`endif
161			`ifndef CNT_BIN_CE_REW_Q_ZQ_L1
162			`define CNT_BIN_CE_REW_Q_ZQ_L1
163			`endif
164			`endif
165
166			`ifdef FIFO_1R1W_FILL_LEVEL_SYNC
167			`ifndef CNT_LFSR_CE
168			`define CNT_LFSR_CE
169			`endif
170			`ifndef DPRAM_2R2W
171			`define DPRAM_2R2W
172			`endif
173			`ifndef CNT_BIN_CE_REW_ZQ_L1
174			`define CNT_BIN_CE_REW_ZQ_L1
175			`endif
176			`endif
177
178			`ifdef FIFO_2R2W_ASYNC_SIMPLEX
179			`ifndef CNT_GRAY_CE_BIN
180			`define CNT_GRAY_CE_BIN
181			`endif
182			`ifndef DPRAM_2R2W
183			`define DPRAM_2R2W
184			`endif
185			`ifndef FIFO_CMP_ASYNC
186			`define FIFO_CMP_ASYNC
187			`endif
188			`endif
189
190			`ifdef FIFO_2R2W_ASYNC
191			`ifndef FIFO_1R1W_ASYNC
192			`define FIFO_1R1W_ASYNC
193			`endif
194			`endif
195
196			`ifdef FIFO_1R1W_ASYNC
197			`ifndef CNT_GRAY_CE_BIN
198			`define CNT_GRAY_CE_BIN
199			`endif
200			`ifndef DPRAM_1R1W
201			`define DPRAM_1R1W
202			`endif
203			`ifndef FIFO_CMP_ASYNC
204			`define FIFO_CMP_ASYNC
205			`endif
206			`endif
207
208			`ifdef FIFO_CMP_ASYNC
209			`ifndef DFF_SR
210			`define DFF_SR
211			`endif
212			`ifndef DFF
213			`define DFF
214			`endif
215			`endif