URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/
- from Rev 361 to Rev 362
- ↔ Reverse comparison
Rev 361 → Rev 362
/phr/trunk/doc/papers/PHR/CASE2014/beamer/PHRbeamer.tex
7,8 → 7,14
\usepackage{multicol} |
\usepackage{graphicx} |
|
\usepackage[hyphenbreaks]{breakurl} |
\usepackage[hyphens]{url} |
|
% \usepackage{comment} |
% \excludecomment{figure} |
|
\graphicspath{{images/}} |
\graphicspath{{images/images-from-uEA2014/}} |
%\graphicspath{{images/images-from-uEA2014/}} |
|
%\setbeamertemplate{navigation symbols}{} % borra los controles de navegación |
|
38,9 → 44,9
|
%\titlegraphic{\includegraphics[width=5.5cm]{phr_small.png}} |
\titlegraphic{ |
\includegraphics[width=0.2\textwidth]{CUDARlogo}\hspace{0.22\textwidth} |
\includegraphics[width=0.1\textwidth]{sase2014-1}\hspace{0.32\textwidth} |
\includegraphics[width=0.1\textwidth]{UTNlogo} |
\includegraphics[width=0.17\textwidth]{images-from-uEA2014/CUDARlogo}\hspace{0.18\textwidth} |
\includegraphics[width=0.25\textwidth]{sase2014-1}\hspace{0.28\textwidth} |
\includegraphics[width=0.07\textwidth]{images-from-uEA2014/UTNlogo} |
} |
|
\AtBeginSection[]{ |
66,12 → 72,12
\section{Introducción} |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\begin{frame} |
\frametitle{Una breve introducción} |
\begin{center} |
\includegraphics[width=0.6\textwidth]{prof.pdf} |
\end{center} |
\end{frame} |
% \begin{frame} |
% \frametitle{Una breve introducción} |
% \begin{center} |
% \includegraphics[width=0.6\textwidth]{images-from-uEA2014/prof.pdf} |
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{Contexto del desarrollo y oportunidades} |
81,12 → 87,12
\begin{itemize} |
\item Necesidad de recursos educativos (HW \& SW) |
\begin{description} |
\item [Nuevas tecnologías:] Adquirir plataformas comerciales |
\item [Desarrollos a medida:] Diseño de plataformas locales |
\item Adquirir plataformas comerciales |
\item Plataformas propias |
\end{description} |
\pause{} |
\vfill{} |
\item Experiencia en Ingeniería Electrónica |
\item Experiencia en Ingeniería Electrónica\footnote{\tiny{Universidad Tecnológica Nacional - Facultad Regional Córdoba.}} |
\begin{description} |
\item [Desarrollo de HW:] Plataforma educativa basada en CPLD |
\item [Creación de Cátedra Electiva:] Técnicas Digitales IV |
109,9 → 115,9
\begin{itemize} |
\item El dispositivo lógico programable central es una FPGA |
\vfill |
\item Poseen Memoria de configuración de la FPGA |
\item Poseen memoria de configuración no volátil |
\vfill |
\item El acceso al dispositivo es a través de JTAG |
\item La conifiguración es a través de JTAG |
\vfill |
\item Disponen de algún software para interactuar con la plataforma desde una computadora |
\vfill |
148,11 → 154,11
\hline |
\end{tabular} |
|
% \includegraphics[width=0.2\textwidth]{BASYS2-top-400}% |
% \includegraphics[width=0.2\textwidth]{images-from-uEA2014/BASYS2-top-400}% |
% \hfil |
% \includegraphics[width=0.2\textwidth]{de0-nano}% |
% \includegraphics[width=0.2\textwidth]{images-from-uEA2014/de0-nano}% |
% \hfil |
% \includegraphics[width=0.2\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}% |
% \includegraphics[width=0.2\textwidth]{images-from-uEA2014/Avnet-Spartan-6-lx9-MicroBoard}% |
|
\end{center} |
\end{frame} |
167,17 → 173,17
\begin{column}{0.4\textwidth} |
\centering |
\vfill |
\includegraphics<1>[width=0.5\textwidth]{digilent}% |
\includegraphics<1>[width=0.5\textwidth]{images-from-uEA2014/digilent}% |
\hfill |
\includegraphics<1>[width=\textwidth]{BASYS2-top-400}% |
\includegraphics<1>[width=\textwidth]{images-from-uEA2014/BASYS2-top-400}% |
\vfill |
\includegraphics<2>[width=0.5\textwidth]{altera-logo}% |
\includegraphics<2>[width=0.5\textwidth]{images-from-uEA2014/altera-logo}% |
\hfill |
\includegraphics<2>[width=\textwidth]{de0-nano}% |
\includegraphics<2>[width=\textwidth]{images-from-uEA2014/de0-nano}% |
\vfill |
\includegraphics<3>[width=0.5\textwidth]{avnetlogo}% |
\includegraphics<3>[width=0.5\textwidth]{images-from-uEA2014/avnetlogo}% |
\hfill |
\includegraphics<3>[width=\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}% |
\includegraphics<3>[width=\textwidth]{images-from-uEA2014/Avnet-Spartan-6-lx9-MicroBoard}% |
\vfill |
\end{column} |
|
217,24 → 223,24
\end{columns} |
\end{frame} |
|
\begin{frame} |
\frametitle{Recursos básicos de las plataformas} |
\begin{center} |
\begin{itemize} |
\item FPGA |
\item Memoria de configuración de la FPGA |
\item Periféricos básicos (LEDs, display, pulsadores, llaves, etc.) |
\item Puerto USB |
\item Puerto para módulos externos |
\item Puerto para propósitos generales |
\item Varias señales de reloj (clock) |
\item VGA |
\item PS/2 |
\item Memorias ROM/RAM |
\item ADC/DAC |
\end{itemize} |
\end{center} |
\end{frame} |
% \begin{frame} |
% \frametitle{Recursos básicos de las plataformas comerciales} |
% \begin{center} |
% \begin{itemize} |
% \item FPGA |
% \item Memoria de configuración |
% \item Periféricos básicos (LEDs, display, pulsadores, llaves, etc.) |
% \item Puerto USB |
% \item Puerto para módulos externos |
% \item Puerto para propósitos generales |
% \item Varias señales de reloj (clock) |
% \item VGA |
% \item PS/2 |
% \item Memorias ROM/RAM |
% \item ADC/DAC |
% \end{itemize} |
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{Estado del arte de las FPGA en Argentina} |
241,7 → 247,7
\begin{center} |
|
\begin{block}{} |
En nuestra región las tecnologías PLD se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa, aeroespaciales, comunicaciones están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos. |
En nuestra región las tecnologías PLD se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa\cite{citedef-ref}, aeroespaciales, comunicaciones\cite{paper-dta-conae} están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos\cite{act-curricula}. |
\end{block} |
|
\end{center} |
252,8 → 258,8
\begin{frame} |
\frametitle{Kit de Desarrollo educativo con CPLD} |
\begin{center} |
\includegraphics<1>[width=0.9\textwidth]{block1cpld} |
\includegraphics<2>[width=0.9\textwidth]{block2cpld} |
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1cpld} |
\includegraphics<2>[width=0.9\textwidth]{images-from-uEA2014/block2cpld} |
\end{center} |
\end{frame} |
|
260,8 → 266,8
\begin{frame} |
\frametitle{Kit de Desarrollo educativo con CPLD} |
\begin{center} |
\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex} |
\includegraphics[height=0.4\textheight]{kit_cpld.png} |
\includegraphics[height=0.5\textheight]{images-from-uEA2014/kit_cpld_per.png} \hspace{1ex} |
\includegraphics[height=0.4\textheight]{images-from-uEA2014/kit_cpld.png} |
\end{center} |
\end{frame} |
|
268,7 → 274,7
\begin{frame} |
\frametitle{FPGALibre.sourceforge.net} |
\begin{center} |
\includegraphics[width=\textwidth]{fpgalibreweb} |
\includegraphics[width=\textwidth]{images-from-uEA2014/fpgalibreweb} |
\end{center} |
\end{frame} |
|
333,8 → 339,8
\begin{column}{0.5\textwidth} |
\centering |
\vfill |
\includegraphics<1-2>[width=\textwidth]{s3proto-bloque}% |
\includegraphics<3>[width=0.8\textwidth]{s3power_inti}% |
\includegraphics<1-2>[width=\textwidth]{images-from-uEA2014/s3proto-bloque}% |
\includegraphics<3>[width=0.8\textwidth]{images-from-uEA2014/s3power_inti}% |
\vfill |
\end{column} |
|
341,7 → 347,7
\begin{column}{0.5\textwidth} |
\only<1>{ |
\vfill |
\includegraphics[width=\textwidth]{s3proto}% |
\includegraphics[width=\textwidth]{images-from-uEA2014/s3proto}% |
\vfill |
} |
|
387,7 → 393,7
\begin{frame} |
\frametitle{Plataforma de Hardware Reconfigurable} |
\begin{center} |
\includegraphics[width=1\textwidth]{phr_small.png} |
\includegraphics[width=1\textwidth]{images-from-uEA2014/phr_small.png} |
\end{center} |
\end{frame} |
|
394,7 → 400,7
\begin{frame} |
\frametitle{Hardware libre} |
\begin{center} |
\includegraphics[width=0.9\textwidth]{Ohw-logo.pdf} |
\includegraphics[width=0.9\textwidth]{images-from-uEA2014/Ohw-logo.pdf} |
\end{center} |
\end{frame} |
|
490,7 → 496,7
\begin{frame} |
\frametitle{Placa PHR} |
\begin{center} |
\includegraphics[width=\textwidth]{phr_text.png} |
\includegraphics[width=\textwidth]{images-from-uEA2014/phr_text.png} |
\end{center} |
\end{frame} |
|
498,9 → 504,9
\frametitle{Diagrama de bloques del Hardware} |
%\transfade |
\begin{center} |
\includegraphics<1>[width=0.9\textwidth]{block1.pdf} |
\includegraphics<2>[width=0.9\textwidth]{block2.pdf} |
\includegraphics<3>[width=0.9\textwidth]{block3.pdf} |
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1.pdf} |
\includegraphics<2>[width=0.9\textwidth]{images-from-uEA2014/block2.pdf} |
\includegraphics<3>[width=0.9\textwidth]{images-from-uEA2014/block3.pdf} |
\end{center} |
\end{frame} |
|
561,12 → 567,12
|
%\vspace{3cm} |
\begin{center} |
\includegraphics<1>[width=1\textwidth]{phr_top_leds.png} |
\includegraphics<2>[width=1\textwidth]{phr_top_switches.png} |
\includegraphics<3>[width=1\textwidth]{phr_top_botones.png} |
\includegraphics<4>[width=1\textwidth]{phr_top_display.png} |
\includegraphics<5>[width=1\textwidth]{phr_top_nada.png} |
\includegraphics<6>[width=1\textwidth]{phr_top.png} |
\includegraphics<1>[width=1\textwidth]{images-from-uEA2014/phr_top_leds.png} |
\includegraphics<2>[width=1\textwidth]{images-from-uEA2014/phr_top_switches.png} |
\includegraphics<3>[width=1\textwidth]{images-from-uEA2014/phr_top_botones.png} |
\includegraphics<4>[width=1\textwidth]{images-from-uEA2014/phr_top_display.png} |
\includegraphics<5>[width=1\textwidth]{images-from-uEA2014/phr_top_nada.png} |
\includegraphics<6>[width=1\textwidth]{images-from-uEA2014/phr_top.png} |
\end{center} |
|
\vspace{1ex} |
581,7 → 587,7
\begin{frame} |
\frametitle{Placa S3Power} |
\begin{center} |
\includegraphics[width=0.8\textwidth]{s3power_small.png} |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/s3power_small.png} |
\end{center} |
\end{frame} |
|
589,7 → 595,7
\begin{frame} |
\frametitle{Desarrollo del INTI} |
\begin{center} |
\includegraphics[width=0.6\textwidth]{s3power_inti.png} |
\includegraphics[width=0.6\textwidth]{images-from-uEA2014/s3power_inti.png} |
|
Christian Huy y Diego Brengi |
|
665,7 → 671,7
\begin{frame} |
\frametitle{Arranque} |
\begin{center} |
\includegraphics[width=0.9\textwidth]{arranque.pdf} |
\includegraphics[width=0.9\textwidth]{images-from-uEA2014/arranque.pdf} |
\end{center} |
\end{frame} |
|
677,7 → 683,7
\begin{frame} |
\frametitle{Placa OOCDLink} |
\begin{center} |
\includegraphics[width=0.8\textwidth]{oocdlink_small.png} |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/oocdlink_small.png} |
\end{center} |
\end{frame} |
|
697,7 → 703,7
\begin{frame} |
\frametitle{El chip FT2232D} |
\begin{center} |
\includegraphics[width=1\textwidth]{FTblock.pdf} |
\includegraphics[width=1\textwidth]{images-from-uEA2014/FTblock.pdf} |
\end{center} |
\end{frame} |
|
721,12 → 727,12
|
\begin{frame} |
\frametitle{Selección de los modos de configuración} |
\includegraphics[width=1\textwidth]{config_modes.pdf} |
\includegraphics[width=1\textwidth]{images-from-uEA2014/config_modes.pdf} |
\end{frame} |
|
\begin{frame} |
\frametitle{Circuito de configuración} |
\includegraphics[width=1\textwidth]{conf_mod_sche.pdf} |
\includegraphics[width=1\textwidth]{images-from-uEA2014/conf_mod_sche.pdf} |
\end{frame} |
|
|
735,7 → 741,7
\begin{frame} |
\frametitle{xc3sprog} |
\begin{center} |
\includegraphics[width=1\textwidth]{xc3sprog.pdf} |
\includegraphics[width=1\textwidth]{images-from-uEA2014/xc3sprog.pdf} |
\end{center} |
\end{frame} |
|
742,7 → 748,7
\begin{frame} |
\frametitle{xc3sprog} |
\begin{center} |
\includegraphics[width=0.8\textwidth]{front-end.pdf} |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/front-end.pdf} |
\end{center} |
\end{frame} |
|
749,7 → 755,7
\begin{frame} |
\frametitle{PHR GUI} |
\begin{center} |
\includegraphics[width=0.8\textwidth]{phr-gui.png} |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/phr-gui.png} |
\end{center} |
\end{frame} |
|
765,7 → 771,7
El desarrollo del proyecto PHR ha requerido pasar por todas las etapas del proceso de producción de sistemas electrónicos |
\end{block} |
\vfill |
\includegraphics[width=\textwidth]{compra-pcb} |
\includegraphics[width=\textwidth]{images-from-uEA2014/compra-pcb} |
|
\end{center} |
\end{frame} |
777,7 → 783,7
Se consideró disponer de la etapa de alimentación y la interfaz JTAG en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes que tengan acceso al proyecto PHR |
\end{block} |
\vfill |
\includegraphics[width=0.8\textwidth]{placas-separadas} |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/placas-separadas} |
\end{center} |
\end{frame} |
|
790,7 → 796,7
\end{block} |
|
\vfill |
\includegraphics[width=0.8\textwidth]{kicadenplaca} |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/kicadenplaca} |
|
\end{center} |
\end{frame} |
807,7 → 813,7
\end{block} |
|
\vfill |
\includegraphics[width=\textwidth]{placalogoutn} |
\includegraphics[width=\textwidth]{images-from-uEA2014/placalogoutn} |
|
\end{center} |
\end{frame} |
815,7 → 821,7
\begin{frame} |
\frametitle{Conclusiones} |
\begin{center} |
\includegraphics[width=\textwidth]{phr-foto} |
\includegraphics[width=\textwidth]{images-from-uEA2014/phr-foto} |
\end{center} |
\end{frame} |
|
830,7 → 836,7
\begin{frame} |
\frametitle{Comunidad de hardware abierto} |
\begin{center} |
\includegraphics[width=0.6\textwidth]{oc.jpg} |
\includegraphics[width=0.6\textwidth]{images-from-uEA2014/oc.jpg} |
\end{center} |
\end{frame} |
|
843,8 → 849,8
% \item <4>CUBEBUG-1 |
% \end{itemize} |
% \begin{center} |
% \includegraphics<3>[width=1\textwidth]{ohwp_arduino.jpg} |
% \includegraphics<4>[width=1\textwidth]{ohwp_cubeBug1.jpg} |
% \includegraphics<3>[width=1\textwidth]{images-from-uEA2014/ohwp_arduino.jpg} |
% \includegraphics<4>[width=1\textwidth]{images-from-uEA2014/ohwp_cubeBug1.jpg} |
% \end{center} |
% \end{frame} |
|
874,7 → 880,7
Arduino es una plataforma de hardware libre, basada en una placa con un microcontrolador y un entorno de desarrollo, diseñada para facilitar el uso de la electrónica en proyectos multidisciplinares. |
\end{block} |
\vfill |
\includegraphics[width=\textwidth]{ohwp_arduino.jpg} |
\includegraphics[width=\textwidth]{images-from-uEA2014/ohwp_arduino.jpg} |
|
\end{center} |
\end{frame} |
887,7 → 893,7
Desarrollo de tecnología para un nuevo diseño de la plataforma CubeSat. Se publica el diseño hardware y software como Open Source y Open Hardware para su uso en proyectos de aficionados, proyectos universitarios y laboratorios de investigación. |
\end{block} |
\vfill |
\includegraphics[width=0.85\textwidth]{ohwp_cubeBug1} |
\includegraphics[width=0.85\textwidth]{images-from-uEA2014/ohwp_cubeBug1} |
|
\end{center} |
\end{frame} |
896,16 → 902,38
|
\begin{frame} |
\begin{center} |
\includegraphics[width=1\textwidth]{opencores.png} |
\includegraphics[width=1\textwidth]{images-from-uEA2014/opencores.png} |
\end{center} |
\end{frame} |
|
|
\section*{Referencias} %%%%%%%%%%%%%%%% |
|
\begin{frame}[allowframebreaks] |
\frametitle<presentation>{Rerefencias} |
\begin{thebibliography}{10} |
|
\beamertemplatebookbibitems |
\bibitem{citedef-ref} |
Instituto de Investigación Científica y Técnicas para al defensa (CITEDEF), \emph{Radar Láser}, url: \texttt{\burl{http://www.citedef.gob.ar/i-d/laser/areas-de-trabajo-laser/ral-descripcion/}}. |
|
\beamertemplatebookbibitems |
\bibitem{paper-dta-conae} |
J.~Siman, G.~Jaquenod and H.~Mascialino, \emph{Fpga-Based Transmit/Receive Distributed Controller for the TR Modules of an L Band Antenna (SAR)}, 4th. Southern Conference on Programmable Logic, 2008. |
|
\beamertemplatebookbibitems |
\bibitem{act-curricula} |
P.~Cayuela, \emph{Actualización de la currícula -- Incorporación de la lógica programable en ingeniería}, Jornada de Investigación y Desarrollo en Ingeniería de Software (JIDIS'07). Córdoba Argentina. 2007. |
|
\end{thebibliography} |
\end{frame} |
|
\subsection{Fin} %%%%%%%%%%%%%%%% |
|
\begin{frame} |
\frametitle{¿Preguntas?} |
\begin{center} |
\includegraphics[height=0.9\textheight]{question_.pdf} |
\includegraphics[height=0.9\textheight]{images-from-uEA2014/question_.pdf} |
\end{center} |
\end{frame} |
|