OpenCores
URL https://opencores.org/ocsvn/or1200_soc/or1200_soc/trunk

Subversion Repositories or1200_soc

Compare Revisions

  • This comparison shows the changes necessary to convert path 
    /or1200_soc/trunk/boards/de1_board/src
    from Rev 22 to Rev 24
    ↔ Reverse comparison
  •

Rev 22 → Rev 24

/or1200_defines.v
44,6 → 44,9
// CVS Revision History
//
// $Log: or1200_defines.v,v $
// Revision 1.2 2010/02/15 19:26:03 kenagy
// no message
//
// Revision 1.1 2009/03/25 22:16:56 kenagy
// no message
//
1153,6 → 1156,7
 
// Define it if you want TT implemented
// `define OR1200_TT_IMPLEMENTED -- qaz
`define OR1200_TT_IMPLEMENTED
 
// Address offsets of TT registers inside TT group
`define OR1200_TT_OFS_TTMR 1'd0
/top.v
2,6 → 2,9
//
// --------------------------------------------------------------------
 
`include "timescale.v"
`include "soc_defines.v"
 
module top(
//////////////////////// Clock Input ////////////////////////
input [1:0] clock_24, // 24 MHz
88,31 → 91,31
 
//---------------------------------------------------
// system wires
wire reset_switch = ~key[0];
wire [3:0] boot_strap = sw[3:0];
wire sysclk = clock_24[0];
wire reset_switch = ~key[0];
wire [3:0] boot_strap = sw[3:0];
wire sysclk = clock_24[0];
 
//---------------------------------------------------
// FLED
reg [24:0] counter;
wire [7:0] fled;
reg [24:0] counter;
wire [7:0] fled;
 
always @(posedge sysclk or posedge reset_switch)
if(reset_switch)
counter <= 25'b0;
else
counter <= counter + 1;
always @(posedge sysclk or posedge reset_switch)
if(reset_switch)
counter <= 25'b0;
else
counter <= counter + 1;
assign fled[0] = sw[0];
assign fled[1] = sw[1];
assign fled[2] = sw[2];
assign fled[3] = sw[3];
assign fled[4] = sw[4];
assign fled[5] = sw[5];
assign fled[6] = sw[6];
assign fled[7] = counter[24];
assign fled[0] = sw[0];
assign fled[1] = sw[1];
assign fled[2] = sw[2];
assign fled[3] = sw[3];
assign fled[4] = sw[4];
assign fled[5] = sw[5];
assign fled[6] = sw[6];
assign fled[7] = counter[24];
//---------------------------------------------------
// IO pads
genvar i;
133,81 → 136,100
//---------------------------------------------------
// soc_top
`ifdef USE_DEBUG_0
wire [255 : 0] debug_0;
`endif
 
`ifdef USE_EXT_JTAG
wire jtag_tck_i;
wire jtag_tms_i;
wire jtag_tdo_i;
wire jtag_tdi_o;
`endif
soc_top i_or1200_soc_top
(
.uart_txd_0(uart_txd), // UART Transmitter
.uart_rxd_0(uart_rxd), // UART Receiver
//////////////////////// Flash Interface ////////////////////////
.fl_dq(fl_dq), // flash data bus 8 bits
.fl_addr(fl_addr), // flash address bus 22 bits
.fl_we_n(fl_we_n), // flash write enable
.fl_rst_n(fl_rst_n), // flash reset
.fl_oe_n(fl_oe_n), // flash output enable
.fl_ce_n(fl_ce_n), // flash chip enable
//////////////////////// sram interface ////////////////////////
.sram_dq(sram_dq), // sram data bus 16 bits
.sram_addr(sram_addr), // sram address bus 18 bits
.sram_ub_n(sram_ub_n), // sram high-byte data mask
.sram_lb_n(sram_lb_n), // sram low-byte data mask
.sram_we_n(sram_we_n), // sram write enable
.sram_ce_n(sram_ce_n), // sram chip enable
.sram_oe_n(sram_oe_n), // sram output enable
.gpio_a_aux_i(gpio_a_aux_i),
.gpio_a_ext_pad_i(gpio_a_ext_pad_i),
.gpio_a_ext_pad_o(gpio_a_ext_pad_o),
.gpio_a_ext_padoe_o(gpio_a_ext_padoe_o),
// .gpio_b_aux_i(gpio_b_aux_i),
// .gpio_b_ext_pad_i(gpio_b_ext_pad_i),
// .gpio_b_ext_pad_o(gpio_b_ext_pad_o),
// .gpio_b_ext_padoe_o(gpio_b_ext_padoe_o),
soc_top i_or1200_soc_top
(
.uart_txd_0(uart_txd), // UART Transmitter
.uart_rxd_0(uart_rxd), // UART Receiver
//////////////////////// Flash Interface ////////////////////////
.fl_dq(fl_dq), // flash data bus 8 bits
.fl_addr(fl_addr), // flash address bus 22 bits
.fl_we_n(fl_we_n), // flash write enable
.fl_rst_n(fl_rst_n), // flash reset
.fl_oe_n(fl_oe_n), // flash output enable
.fl_ce_n(fl_ce_n), // flash chip enable
//////////////////////// sram interface ////////////////////////
.sram_dq(sram_dq), // sram data bus 16 bits
.sram_addr(sram_addr), // sram address bus 18 bits
.sram_ub_n(sram_ub_n), // sram high-byte data mask
.sram_lb_n(sram_lb_n), // sram low-byte data mask
.sram_we_n(sram_we_n), // sram write enable
.sram_ce_n(sram_ce_n), // sram chip enable
.sram_oe_n(sram_oe_n), // sram output enable
.gpio_a_aux_i(gpio_a_aux_i),
.gpio_a_ext_pad_i(gpio_a_ext_pad_i),
.gpio_a_ext_pad_o(gpio_a_ext_pad_o),
.gpio_a_ext_padoe_o(gpio_a_ext_padoe_o),
// .gpio_b_aux_i(gpio_b_aux_i),
// .gpio_b_ext_pad_i(gpio_b_ext_pad_i),
// .gpio_b_ext_pad_o(gpio_b_ext_pad_o),
// .gpio_b_ext_padoe_o(gpio_b_ext_padoe_o),
 
// .gpio_c_aux_i(gpio_c_aux_i),
// .gpio_c_ext_pad_i(gpio_c_ext_pad_i),
// .gpio_c_ext_pad_o(gpio_c_ext_pad_o),
// .gpio_c_ext_padoe_o(gpio_c_ext_padoe_o),
// .gpio_c_aux_i(gpio_c_aux_i),
// .gpio_c_ext_pad_i(gpio_c_ext_pad_i),
// .gpio_c_ext_pad_o(gpio_c_ext_pad_o),
// .gpio_c_ext_padoe_o(gpio_c_ext_padoe_o),
 
// .gpio_d_aux_i(gpio_d_aux_i),
// .gpio_d_ext_pad_i(gpio_d_ext_pad_i),
// .gpio_d_ext_pad_o(gpio_d_ext_pad_o),
// .gpio_d_ext_padoe_o(gpio_d_ext_padoe_o),
// .gpio_d_aux_i(gpio_d_aux_i),
// .gpio_d_ext_pad_i(gpio_d_ext_pad_i),
// .gpio_d_ext_pad_o(gpio_d_ext_pad_o),
// .gpio_d_ext_padoe_o(gpio_d_ext_padoe_o),
 
// .gpio_e_aux_i(gpio_e_aux_i),
// .gpio_e_ext_pad_i(gpio_e_ext_pad_i),
// .gpio_e_ext_pad_o(gpio_e_ext_pad_o),
// .gpio_e_ext_padoe_o(gpio_e_ext_padoe_o),
// .gpio_e_aux_i(gpio_e_aux_i),
// .gpio_e_ext_pad_i(gpio_e_ext_pad_i),
// .gpio_e_ext_pad_o(gpio_e_ext_pad_o),
// .gpio_e_ext_padoe_o(gpio_e_ext_padoe_o),
 
// .gpio_f_aux_i(gpio_f_aux_i),
// .gpio_f_ext_pad_i(gpio_f_ext_pad_i),
// .gpio_f_ext_pad_o(gpio_f_ext_pad_o),
// .gpio_f_ext_padoe_o(gpio_f_ext_padoe_o),
// .gpio_f_aux_i(gpio_f_aux_i),
// .gpio_f_ext_pad_i(gpio_f_ext_pad_i),
// .gpio_f_ext_pad_o(gpio_f_ext_pad_o),
// .gpio_f_ext_padoe_o(gpio_f_ext_padoe_o),
 
// .gpio_g_aux_i(gpio_g_aux_i),
// .gpio_g_ext_pad_i(gpio_g_ext_pad_i),
// .gpio_g_ext_pad_o(gpio_g_ext_pad_o),
// .gpio_g_ext_padoe_o(gpio_g_ext_padoe_o),
// .gpio_g_aux_i(gpio_g_aux_i),
// .gpio_g_ext_pad_i(gpio_g_ext_pad_i),
// .gpio_g_ext_pad_o(gpio_g_ext_pad_o),
// .gpio_g_ext_padoe_o(gpio_g_ext_padoe_o),
 
.boot_strap(boot_strap),
.debug_0(debug_0),
.sys_clk(sysclk),
.sys_rst(reset_switch)
);
.boot_strap(boot_strap),
`ifdef USE_DEBUG_0
.debug_0(debug_0),
`endif
 
`ifdef USE_EXT_JTAG
.jtag_tck_i(jtag_tck_i),
.jtag_tms_i(jtag_tms_i),
.jtag_tdo_i(jtag_tdo_i),
.jtag_tdi_o(jtag_tdi_o),
`endif
.sys_clk(sysclk),
.sys_rst(reset_switch)
);
 
//---------------------------------------------------
// outputs
// Turn on all display
assign hex0 = 7'h00;
assign hex1 = 7'h00;
assign hex2 = 7'h00;
assign hex3 = 7'h00;
// Turn off all display
assign hex0 = 7'hff;
assign hex1 = 7'hff;
assign hex2 = 7'hff;
assign hex3 = 7'hff;
// assign ledg = 8'hff;
assign ledr = 10'h3ff;
assign ledr = 10'h000;
// All inout port turn to tri-state
assign dram_dq = 16'hzzzz;

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.