URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/phr/trunk/doc/informe-tesis/reports/PPS/maximiq/manual usuario/tex
- from Rev 146 to Rev 147
- ↔ Reverse comparison
Rev 146 → Rev 147
/s3power.tex
1,30 → 1,50
|
\chapter{La placa S3Power} |
\chapter{La placa S3Power}\label{s3power:chapter} |
|
Tal como se describió en la página \pageref{phr:alimentacion}, la FPGA tiene requerimientos de tensión que deben satisfacerse para que ésta funcione correctamente. Para lograr las especificaciones necesarias se utiliza la placa S3Power, una placa que fué desarrollada por el Intituto Nacional de Tecnología Industrial (INTI) y que está disponible con licencia GNU. |
Una imagen de la placa se muestra en la Fig. \ref{s3power:componentes} en donde también se señalan sus principales elementos. |
|
\begin{figure}[h] |
\begin{center} |
\includegraphics{./img/s3power/s3power_top.pdf} |
\end{center} |
\caption{Componentes de la placa S3Power} |
\caption[Componentes de la placa S3Power]{Componentes de la placa S3Power. Las distintas partes resaltadas representan: 1) LED de tensión VCCO,2) LED de tensión VCCAUX,3) Salida de la placa,4) Chip TPS75003, 5) Conector de tensión de entrada.} |
\label{s3power:componentes} |
\end{figure} |
|
La placa se alimenta por un lado con una tensión de 5V y por la salida es capaz de proporcionar tres valores de tensión regulados: |
|
\begin{enumerate} |
\item |
\item |
\item |
\item |
\item |
\item |
\item |
\end{enumerate} |
\begin{itemize} |
\setlength{\itemsep}{0pt} |
\setlength{\parskip}{0pt} |
\setlength{\parsep}{0pt} |
\item 1.25V y 2.5A para la lógica interna. |
\item 3.3V y 2.5A para los bancos de pines. |
\item 2.4V y 200mA para el módulo de comunicación JTAG. |
\end{itemize} |
|
El componente principal de la placa es el chip TPS75003 que no solo se encarga de regular las tensiones, sino que ademas asegura un arranque lo sufucientemente suave para las FPGA actuales y sus predecesoras con requerimientos mas exigentes. Un diagrama temporal de la repuesta en el arranque se muestra en la Fig. \ref{s3power:arranque}. |
|
\begin{figure}[h] |
\begin{center} |
\includegraphics{./img/s3power/arranque.pdf} |
\end{center} |
\caption[Arranque de la placa S3Power]{Tensiones de salida en el arranque.} |
\label{s3power:arranque} |
\end{figure} |
|
\section{El chip TPS75003} |
|
Éste chip es un regulador de tensiones de Texas Instruments especialmente diseñado para servir de fuente para las familias de FPGA de Xilinx Spartan-3, Spartan-3E y Spartan-3L. Entre las caracteristica mas importantes se pueden mencionar: |
|
\begin{itemize} |
\setlength{\itemsep}{0pt} |
\setlength{\parskip}{0pt} |
\setlength{\parsep}{0pt} |
\item Posee tres reguladores de tensión: Dos tipo Buck de 3A y eficiencia del 95\% y otro regulador lineal de 300 mA. |
\item Voltaje de entrada de entre 2.2V y 6.5 V. |
\item Arranque suave e independiente para cada regulador. |
\item Tensiones ajustables de 1.2 V a 6.5 V para los convertidores Buck y de 1.0 V a 6.5 V para el convertidor lineal. |
\end{itemize} |
|
|
|
/frontmatter.tex
19,6 → 19,9
\subsection*{Historial del documento} |
|
\begin{description} |
\setlength{\itemsep}{0pt} |
\setlength{\parskip}{0pt} |
\setlength{\parsep}{0pt} |
\item[BETA20140213] Trabajando sobre el estilo del documento. (maximiq) |
\item[BETA20140214] Trabajando sobre el estilo y estructuracion del documento. (maximiq) |
\item[BETA20140218] Algunas imagenes creadas y añadidas (maximiq) |
26,6 → 29,7
\item[BETA20140222] Trabajando en la seccion perifericos (maximiq) |
\item[BETA20140223] Trabajando en la sección periféricos (maximiq) |
\item[BETA20140224] Seccion perifericos lista para correccion (maximiq) |
\item[BETA20140225] Capitulo s3power actualizado (maximiq) |
\end{description} |
|
|
/phr.tex
13,6 → 13,29
|
\section{El chip FPGA} |
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
\subsection{Requerimientos de alimentación}\label{phr:alimentacion} |
El chip XC3S200A tiene varias entradas de alimentación que se describen de manera sucinta en la Tabla \ref{phr:powersignals}. La FPGA cuenta con un circuito especializado de \textsl{Power-On Reset} (POR) que controla tres tensiones de alimentación (VCCINT, VCCAUX y VCCO2) y mantiene al chip en estado de reset hasta que se alcanzan los niveles seguros de trabajo para proseguir con la carga del sistema. Las señales de alimentación deben arrancar con cierta pendiente y demostrar una estabilidad determinada para garantizar que el circuito POR libere el reset. Para mas información referida al sistema de alimentación vease al capitulo \ref{s3power:chapter} en la pág. \pageref{s3power:chapter}. |
|
\begin{table}[h] |
\begin{center} |
\begin{tabular}{|c|p{8cm}|p{5cm}|} |
\hline |
\textbf{Entrada} & \textbf{Descripción} & \textbf{Tensión nominal} \\ \hline |
\hline |
$V_{CCINT}$ & Es la tensión de alimentación del núcleo interno. Alimenta las funciones lógicas internas como los CLBs (\emph{Bloques Lógicos Configurables}) y los bloques de RAM. & 1.2V \\ \hline |
$V_{CCAUX}$ & Fuente de tensión auxiliar. Alimenta elementos tales como los DCMs (\textsl{Digital Clock Managers}), drivers diferenciales, pines de configuración dedicados y la interfaz JTAG. & 2.5V o 3.3V \\ \hline |
$V_{CCO0}$ & Alimenta los buffers de salida del Banco de E/S número 0. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline |
$V_{CCO1}$ & Alimenta los buffers de salida del Banco de E/S número 1. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline |
$V_{CCO2}$ & Alimenta los buffers de salida del Banco de E/S número 2. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline |
$V_{CCO3}$ & Alimenta los buffers de salida del Banco de E/S número 3. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline |
\end{tabular} |
\end{center} |
\caption[Entradas de alimentación]{Entradas de alimentación para la familia Spartan-3A.} |
\label{phr:powersignals} |
\end{table} |
|
\section{Memoria del FPGA} |
|
\section{Interfaz JTAG} |