URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/phr/trunk/doc/informe-tesis/reports/PPS/maximiq/manual usuario/tex
- from Rev 170 to Rev 188
- ↔ Reverse comparison
Rev 170 → Rev 188
/oocdlink.tex
1,9 → 1,15
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%NEW CHAPTER NEW CHAPTER NEW CHAPTER NEW CHAPTER NEW CHAPTER% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\chapter{La placa OOCDLink}\label{oocd:chapter} |
|
Ésta placa es la interfaz que permite la comunicación entre una computadora y la placa PHR. Su característica modular, o de circuito separado de la placa PHR principal, hace que su utilización no quede restringida a la FPGA y posibilita la interacción con los multiples dispositivos que soportan JTAG. |
Esta placa es la interfaz que permite la comunicación entre una computadora y la placa PHR. Su característica modular, o de circuito separado de la placa PHR principal, hace que su utilización no quede restringida a la FPGA y posibilita la interacción con los multiples dispositivos que soportan JTAG. |
|
La idea original de ésta placa no nace en este proyecto sino que es parte de los pensamientos de Joern Kaipf quien publica su diseño en \texttt{http://www.oocdlink.com/}. |
La idea original de esta placa no nace en este proyecto sino que es parte de los pensamientos de Joern Kaipf quien publica su diseño en su sitio web\footnote{Diríjase a \texttt{http://www.oocdlink.com/}.}. |
|
La placa OOCDLink se muestra en la Fig. \ref{oocdlink:componentes} donde también identifican los elementos principales que la constituyen. Un esquemático mas detallado se muestra en el Apéndice \ref{appendix:sche}. |
|
26,7 → 32,7
\label{oocdlink:componentes} |
\end{figure} |
|
El dispositivo que cumple la función primordial dentro de la placa OOCDLink es el chip FT2232D. Éste es un conversor de USB a UART u otras interfaces seriales que dispone de dos canales de comunicación (\emph{conversor dual}). |
El dispositivo que cumple la función primordial dentro de la placa OOCDLink es el chip FT2232D. Este es un conversor de USB a UART u otras interfaces seriales que dispone de dos canales de comunicación (\emph{conversor dual}). |
|
Si bien para el fin de configurar la FPGA es suficiente solo uno de los canales (configurado en modo JTAG), en la placa además se encuentra habilitado el segundo canal (configurado como UART) para que se use con propósitos generales. Los conectores para los canales JTAG y UART se indican en la Fig. \ref{oocdlink:componentes} con los números 4 y 1 respectivamente. |
|
42,6 → 48,11
|
La placa OOCDLink tiene varios LEDs indicadores. El LED numerado con 9 en la Fig. \ref{oocdlink:componentes} ilumina cuando la placa está encendida. Aquellos demarcados con los números 2 y 3 (RX y TX) encienden cuando el chip tiene flujos de datos en la UART. El LED indicado con 5 (FT\_OK) señala si hay un dispositivo JTAG activo y conectado a la placa OOCDLink. |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\section{El chip FT2232D} |
|
Algunas características del FT2232D que se pueden destacar son: |
/s3power.tex
1,7 → 1,7
|
\chapter{La placa S3Power}\label{s3power:chapter} |
|
Tal como se describió en el capitulo \ref{phr:chapter}, el chip FPGA tiene requerimientos de tensión que deben satisfacerse para que funcione correctamente. Para lograr las especificaciones necesarias se utiliza la placa S3Power, una placa que fue desarrollada por el \emph{Instituto Nacional de Tecnología Industrial} (INTI) y que está disponible con licencia GNU. |
Tal como se describió en el capitulo \ref{phr:chapter}, el chip FPGA tiene requerimientos de tensión que deben satisfacerse para que funcione correctamente. Para cumplir con las especificaciones se utiliza la placa S3Power\footnote{Puede consultar el paper \emph{Módulo de alimentación para placas con dispositivos FPGA}, por Christian Huy y Diego Brengi, del \emph{Instituto Nacional de Tecnología Industrial}.}, que fue desarrollada por el \emph{Instituto Nacional de Tecnología Industrial} (INTI) y que está disponible bajo licencia GNU. |
Una imagen de la placa se muestra en la Fig. \ref{s3power:componentes} en donde también se señalan sus principales elementos. |
|
\begin{figure}[h] |
32,7 → 32,7
|
\section{El chip TPS75003} |
|
Éste chip es un regulador de tensiones de \emph{Texas Instruments} especialmente diseñado para servir de fuente para las familias de FPGA de Xilinx Spartan-3, Spartan-3E y Spartan-3L. Entre las características mas importantes se pueden mencionar: |
Este chip es un regulador de tensiones de \emph{Texas Instruments} especialmente diseñado para servir de fuente para las familias de FPGA de Xilinx Spartan-3, Spartan-3E y Spartan-3L. Entre las características mas importantes se pueden mencionar: |
|
\begin{itemize} |
\item Posee tres reguladores de tensión: Dos tipo Buck de 3A y eficiencia del 95\% y otro regulador lineal de 300 mA. |
42,8 → 42,3
\end{itemize} |
|
|
\vspace{\fill} |
|
esta es una referencia a ~\cite{sth}, otra~\cite{stegun}, otra~\cite{man} |
y otra~\cite{UnivPhys}. |
|
/sche.tex
7,14 → 7,14
|
\chapter{Esquemáticos}\label{appendix:sche} |
|
En sucesivas páginas se muestran los esquemáticos completos para las tres placas utilizadas en el proyecto. Las hojas aparecen en el mismo orden del siguiente listado donde se explica brevemente cada archivo de esquemático: |
En sucesivas páginas se muestran los esquemáticos completos para las tres placas utilizadas en el proyecto. Las hojas aparecen en el mismo orden del siguiente listado que explica brevemente cada esquemático: |
|
\begin{description} |
\item [PHRboard.sch] Muestra el chip FPGA y la conexión de sus pines. |
\item [PHRboard\_power.sch] Muestra la red de capacitores de desacople y bypass. |
\item [PHRboard\_IOports.sch] En ésta hoja se describen mayormente los perífericos de la placa PHR. |
\item [PHRboard\_IOports.sch] En esta hoja se describen mayormente los perífericos de la placa PHR. |
\item [OOCD\_placa.sch] Es la placa \emph{OOCDLink} encargada de la comunicación con la PC. |
\item [S3Proto\_Power.sch] Es la placa \emph{S3Power} que provee y la energía para el resto de los circuitos. |
\item [S3Proto\_Power.sch] Es la placa \emph{S3Power} que provee la energía para el resto de los circuitos. |
\end{description} |
|
\includepdf[landscape=true]{./img/sche/PHRboard.pdf} |
/frontmatter.tex
5,6 → 5,11
Universitario de Desarrollo en Automación y Robótica}, en la \emph{Universidad |
Tecnológica Nacional}, \emph{Facultad Regional Córdoba}. |
|
|
El proyecto del cual trata este documento es una plataforma de hardware abierta que se encuentra alojado en los servidores de OpenCores. Puede acceder a todo el material relacionado a través de: |
|
\texttt{http://opencores.org/project,phr} |
|
\ldots |
|
\subsection*{Documentos complementarios} |
29,7 → 34,7
\item[BETA20140313] Correcciones en general (maximiq) |
\item[BETA20140314] Imagen agregada del diagrama de bloques (maximiq) |
\item[BETA20140319] Intro actualizada lista para corrección (maximiq) |
%\item[BETA20140320] Capitulo OOCDLink actualizado listo para corrección (maximiq) |
\item[BETA20140320] Capitulo OOCDLink actualizado listo para corrección (maximiq) |
\end{description} |
} |
|
41,7 → 46,7
\subsection*{Historial del documento} |
|
\begin{description} |
\item[Versión 0.1 (Mes de Año)] Primera versión del documento. |
\item[Versión 0.1 (Abril de 2014)] Primera versión del documento. |
\end{description} |
|
|
/phr.tex
13,23 → 13,28
|
\section{El chip FPGA} |
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\subsection{Características principales} |
|
|
|
\begin{itemize} |
\item Número de compuertas: 200K |
\item Celdas lógicas equivalentes: 4032 |
\item CLBs: 448 (distribuidos en 32 filas y 16 columnas) |
\item bits de RAM distribuida: 28K |
\item bits de Bloques de RAM: 288K |
\item Bits de RAM distribuida: 28K |
\item Bits de Bloques de RAM: 288K |
\item Multiplicadores dedicados: 16 |
\item DCMs: 4 |
\item Maximo numero de I/O = 248 |
\item I/O ppares diferenciales maximo: 112 |
\item Máximo número de E/S = 248 |
\item E/S pares diferenciales máximo: 112 |
|
\end{itemize} |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\subsection{Descripción de la arquitectura} |
|
La familia Spartan-3A tiene cinco bloques fundamentales a tener en cuenta respecto de la arquitectura: |
38,11 → 43,11
|
\item[Bloques Lógicos Configurables (CLBs)] contienen \textsl{Look-Up Tables} (LUTs) que implementan funciones lógicas y además sirven como elementos de almacenamiento. |
|
\item[Bloques de Entrada/Salida (IOBs)] controlan el flujo de datos entre los pines de E/S y la lógica interena del dispositivo. Los IOBs soportan datos en forma bidireccional además de la opercion 3-state. |
\item[Bloques de Entrada/Salida (IOBs)] controlan el flujo de datos entre los pines de E/S y la lógica interna del dispositivo. Los IOBs soportan datos en forma bidireccional además de la operación 3-state. |
|
\item[Bloque de RAM] sirve como forma de almacenamiento. |
|
\item[Bloques multiplicadores] aceptan como entrada dos numeros de 18 bits cada uno y calcula el producto entre ambos. |
\item[Bloques multiplicadores] aceptan como entrada dos números de 18 bits cada uno y calcula el producto entre ambos. |
|
\item[Bloque DCM (\textsl{Digital Clock Manager})] tiene la capacidad para distribuir, retardar, multiplicar, dividir y desplazar en fase las señales de clock. |
|
52,29 → 57,33
\begin{center} |
\includegraphics{./img/phr/arquitectura.pdf} |
\end{center} |
\caption[Bloques fundamentaled de la FOGA]{Bloques fundamentaled de la FPGA.} |
\caption[Bloques fundamentales de la FPGA]{Bloques fundamentales de la FPGA.} |
\label{phr:arquitectura} |
\end{figure} |
|
Para el caso del chip XC3S200A, la Fig. \ref{phr:arquitectura} muestra la organizacion de éstos bloques fundamentales dentro del dipositivo. Los IOBs se ubican alrededor de la matriz de CLBs. Los bloques de memoria RAM se encuentran en dos columnas, en cada una se disponen varios bloques de RAM de 18 Kbit asociados con un multiplicador dedicado. Dos DCM se ubican en el centro hacia arriba y otros dos en el centro hacia abajo., |
Para el caso del chip XC3S200A, la Fig. \ref{phr:arquitectura} muestra la organización de estos bloques fundamentales dentro del dispositivo. Los IOBs se ubican alrededor de la matriz de CLBs. Los bloques de memoria RAM se encuentran en dos columnas, en cada una se disponen varios bloques de RAM de 18 Kbit asociados con un multiplicador dedicado. Dos DCM se ubican en el centro hacia arriba y otros dos en el centro hacia abajo., |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\subsection{Capacidades de E/S} |
|
La familia Spartan-3A soporta varios estandares para sus entradas y salidas. |
La familia Spartan-3A soporta varios estándares para sus entradas y salidas que deberán ser configurados apropiadamente para el uso específico. |
|
Para el caso de terminaciones simples éstas FPGAs cumplen con: |
\begin{itemize} |
\item Terminales simples |
%Para el caso de terminaciones simples estas FPGAs cumplen con: |
\begin{itemize} |
\item TTL de 3.3V (LVTTL). |
\item CMOS de bajo voltaje (LVCMOS) en tensiones de 3.3V, 2.5V, 1.8V, 1.5V o 1.2V. |
\item PCI de 3.3V a frecuencias de 33MHz o 66MHz. |
\item HSTL I, II y III a 1.5V y 1.8V (comunmente usado en memorias). |
\item SSTL I y II a 1.8V, 2.5V y 3.3V (comunmente usado en memorias). |
\item HSTL I, II y III a 1.5V y 1.8V (comúnmente usado en memorias). |
\item SSTL I y II a 1.8V, 2.5V y 3.3V (comúnmente usado en memorias). |
\end{itemize} |
|
Los estándares con terminacion diferencial que soportan son: |
|
%Los estándares con terminación diferencial que soportan son: |
\item Terminales diferenciales |
\begin{itemize} |
\item Entradas/Salidas LVDS, mini-LVDS, RSDS y PPDS a 2.5V o 3.3V. |
\item Bus LVDS a 2.5V. |
82,6 → 91,7
\item HSTL y SSTL diferenciales. |
\item Entradas LVPECL a 2.5V y 3.3V. |
\end{itemize} |
\end{itemize} |
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
130,22 → 140,24
Para mas información referida al sistema de alimentación ver el capitulo \ref{s3power:chapter} en la pág. \pageref{s3power:chapter}. |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
|
\section{Configuración de la FPGA}\label{phr:sec:fpga_conf} |
|
La FPGA al inicializarse no contiene dato alguno y para que pase a trabajar como lo desea el usuario debe que pasar por el proceso de configuración. Los datos se cargan desde el exterior en latches de configuración CMOS (CCLs según las iniciales en inglés) y usando alguno de los siguientes siete modos: |
La FPGA al inicializarse no contiene dato alguno y para que trabaje como lo desea el usuario debe pasar por el proceso de \emph{configuración}. Los datos se cargan desde el exterior en \textsl{latches} de configuración CMOS (CCLs según las iniciales en inglés) y usando alguno de los siguientes modos aplicables a la familia Spartan-3A: |
|
\begin{itemize} |
\item Master Serial desde una memoria PROM Flash de Xilinx. |
\item \textsl{Serial Peripheral Interface} (SPI) desde una memoria FLlash SPI. |
\item \textsl{Master Serial} desde una memoria PROM Flash de Xilinx. |
\item \textsl{Serial Peripheral Interface} (SPI) desde una memoria Flash SPI. |
\item \textsl{Byte Peripheral Interface} (BPI) desde una memoria NOR Flash. |
\item Slave Serial, tipicamente cargada desde un procesador. |
\item Slave Parallel, tipicamente cargada desde un procesador. |
\item Boundary Scan (JTAG), tipicamente cargada desde un procesador. |
\item MultiBoot configuration. |
\item \textsl{Slave Serial}, típicamente cargada desde un procesador. |
\item \textsl{Slave Parallel}, típicamente cargada desde un procesador. |
\item \textsl{Boundary Scan} (JTAG), típicamente cargada desde un procesador. |
\end{itemize} |
|
La elección de cada uno de los modos se hace mediante tres pines de la FPGA a los que se hace referencia con M[2:0]. La Tabla \ref{phr:modes} muestra cuales son los valores lógicos de los modos aplicables para ésta familia de FPGA, y se resaltan con color aquellos a los que se recurre en la placa PHR. |
|
\begin{table}[h!] |
\begin{center} |
152,7 → 164,7
\begin{tabular}{|c|l|} |
\hline |
\textbf{Pines M[2:0]} & \textbf{Modo} \\ \hline\hline |
\cellcolor{yellow!65}<0:0:0> & \cellcolor{yellow!65} Modo \textsl{Master Serial (Platform Flash)} \\ \hline |
\cellcolor{yellow!65}<0:0:0> & \cellcolor{yellow!65}Modo \textsl{Master Serial} \\ \hline |
<0:0:1> & Modo \textsl{Master SPI} \\ \hline |
<0:1:0> & \textsl{BPI Up} \\ \hline |
<0:1:1> & Reservado \\ \hline |
162,24 → 174,34
<1:1:1> & Modo \textsl{Slave Serial} \\ \hline |
\end{tabular} |
\end{center} |
\caption[Seteo de los modos de configuración]{Seteo de los modos de configuración para la familia Spartan-3A.} |
\caption[Seteo de los modos de configuración]{Seteo de los modos de configuración para la familia Spartan-3A. Se resaltan con amarillo los usados en la placa PHR.} |
\label{phr:modes} |
\end{table} |
|
En la placa PHR los modos utilizados son el \emph{JTAG} (a través de la placa OOCDLink) y el \emph{Master Serial} (desde la memoria PROM XCF02S). Cuando se elije el primer método se configura el chip con una computadora que debe correr una aplicación al efecto. Asimismo, para aplicar el segundo método, hay que usar la placa OOCDLink para programar la PROM al menos una vez. De ahí en mas, con cada ciclo de arranque de la FPGA, ésta tendrá la posibilidad de trabajar en forma independiente de la computadora cargando los datos pre-grabados en la memoria. |
|
La Fig. \ref{phr:confmodes} muestra el diagrama de como se ve la elección del modo de configuración a un nivel físico. Sin puente alguno se leen 3.3V en los pines M0 y M2, mientras que se lee 0V en M1 (la FPGA recibirá los datos desde JTAG). Al colocar un jumper entre los pines 1 y 2 se tira la tensión de M0 y M2 al potencial de masa (la FPGA intentará cargar desde la PROM). |
|
\begin{figure}[h!] |
\begin{center} |
\includegraphics{./img/phr/config_modes.pdf} |
\end{center} |
\caption[Esquematico conf modes]{Conf modes.} |
\caption[Modos de configuración]{Modos de configuración.} |
\label{phr:confmodes} |
\end{figure} |
|
\subsection{Memoria PROM} |
A nivel de usuario la selección se trata simplemente de cambiar la posición del jumper indicado con 5 en la Fig. \ref{intro:componentes}. Una ilustración de las dos posibles vías que toman los datos para alcanzar la FPGA se muestra en la Fig. \ref{phr:confmodes_sche}. |
|
\subsection{Interfaz JTAG} |
|
\begin{figure}[h!] |
\begin{center} |
\includegraphics[width=15cm]{./img/phr/conf_mod_sche.pdf} |
\end{center} |
\caption[Modos de configuración]{Modos de configuración.} |
\label{phr:confmodes_sche} |
\end{figure} |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
186,9 → 208,9
|
\section{Fuentes de \textsl{clock}} \label{phr:sec:clocks} |
|
La placa PHR provee a la FPGA de cuatro fuentes de reloj. El más rápido de los relojes oscila a una frecuencia de 50 MHz, mientras que los otros tres relojes mas lentos tienen una frecuencia seleccionable por usuario. En la Fig. \ref{intro:componentes} se indican con el numero 1 los jumpers con los cuales se eligen las frecuencias para éstos relojes. |
La placa PHR provee a la FPGA de cuatro fuentes de reloj. Uno de los relojes (el más rápido) tiene una frecuencia de oscilación fija de 50 MHz. El resto tienen frecuencias seleccionables por usuario. En la Fig. \ref{intro:componentes} se indican con el numero 1 los jumpers con los cuales se eligen las frecuencias para estos relojes. |
|
Los pines de la FPGA a los cuales se asignan cada clock se muestran en la Tabla \ref{phr:pines-relojes}. Éstos son pines de \textsl{Global Clock} que están especialmente diseñados para tratar señales de alta frecuencia. Proveen una capacidad muy baja y un retardo uniforme para cada bloque dentro del chip. |
Los pines de la FPGA a los cuales se asignan cada clock se muestran en la Tabla \ref{phr:pines-relojes}. Estos son pines de \textsl{Global Clock} que están especialmente diseñados para tratar señales de alta frecuencia. Proveen una capacidad asociada muy baja y un retardo uniforme para cada bloque dentro del chip. |
|
\begin{table}[h!] |
\begin{center} |
203,18 → 225,22
\end{table} |
|
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\subsection{El reloj de 50 MHz} |
|
Ésta frecuencia se genera con el dispositivo ACOL-50MHZ-EK, que tiene un oscilador a cristal y encuentra aplicaciones en chips digitales y microprocesadores. Se alimenta con un bajo nivel de tensión (3.3V) y su salida es compatible con HCMOS y TTL. |
Esta frecuencia se genera con el dispositivo ACOL-50MHZ-EK, que tiene un oscilador a cristal y encuentra aplicaciones en chips digitales y microprocesadores. Se alimenta con un bajo nivel de tensión (3.3V) y su salida es compatible con HCMOS y TTL. |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\subsection{Relojes seleccionables}\label{phr:sec:clock} |
|
El conjunto de relojes se basa en un cristal y el chip contador MC74HC4060A. Una frecuencia principal de 16 MHz es dividida en dos sucesivamente por el contador para obtener todas las frecuencias seleccionables. |
|
Los pines para selección de los relojes se muestran en la Fig. \ref{phr:relojes}. En los primeros dos relojes se puede elegir una de entre cuatro frecuencias mientras que para el tercer reloj se puede elegir una de entre tres frecuencias. |
|
\begin{figure}[h!] |
221,7 → 247,7
\begin{center} |
\includegraphics{./img/phr/relojes.pdf} |
\end{center} |
\caption[Selectores para los relojes]{Selectores para los relojes.} |
\caption[Selectores de los relojes en la placa]{Selectores de los relojes en la placa.} |
\label{phr:relojes} |
\end{figure} |
|
231,11 → 257,10
\begin{center} |
\includegraphics{./img/phr/relojesSeteo.pdf} |
\end{center} |
\caption[Selectores para los relojes]{Selectores para los relojes.} |
\caption[Configuración de los relojes]{Disposición de los jumpers para la configuración de los relojes.} |
\label{phr:relojesSeteo} |
\end{figure} |
|
El oscilador se basa en un cristal y el chip contador MC74HC4060A. Una frecuencia principal de 16 MHz es dividida en dos sucesivamente por el contador para obtener todas las frecuencias seleccionables. |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
264,7 → 289,7
\label{phr:LEDpins} |
\end{table} |
|
Los cátodos de cada LED se conectan a potencial cero y los ánodos se conectan a los pines respectivos de la FPGA mediante un resistencia de 330 $\Omega$. Para enecender un determinado LED basta con poner en alto la señal de control. |
Los cátodos de cada LED se conectan a potencial cero y los ánodos se conectan a los pines respectivos de la FPGA mediante un resistencia de 330 $\Omega$. Para encender un determinado LED basta con poner en alto la señal de control. |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
272,7 → 297,7
|
\subsection{Pulsadores (\textsl{Tact switches})} |
|
Están disponibles cuatro botones pulsadores como los esquematizados en la Fig. \ref{phr:tact} y son identificados con el numero 13 en la Fig. \ref{intro:componentes}. Los mismos son etiquetados como PBTN1, PBTN2, PBTN3 y PBTN4. Los pines de la FPGA relacionados con éstos periféricos se identifican en la Tabla \ref{phr:PBTNpins}. El esquemático detallado del circuito puede encontrarse en el Apéndice \ref{appendix:sche}. |
Están disponibles cuatro botones pulsadores como los esquematizados en la Fig. \ref{phr:tact} y son identificados con el numero 13 en la Fig. \ref{intro:componentes}. Los mismos son etiquetados como PBTN1, PBTN2, PBTN3 y PBTN4. Los pines de la FPGA relacionados con estos periféricos se identifican en la Tabla \ref{phr:PBTNpins}. El esquemático detallado del circuito puede encontrarse en el Apéndice \ref{appendix:sche}. |
|
\begin{figure}[h!] |
\begin{center} |
290,11 → 315,11
\textbf{Pin} & 77 & 78 & 82 & 83 \\ \hline |
\end{tabular} |
\end{center} |
\caption[Pines para los \textsl{tact switches}]{Correspondencia entre los pines de la FPGA y los botones.} |
\caption[Pines para los botones]{Correspondencia entre los pines de la FPGA y los botones.} |
\label{phr:PBTNpins} |
\end{table} |
|
Cuando se presiona alguno de los botones se genera un valor lógico alto en el pin asociado de la FPGA. No hay circuito antirrebote y ésto debe ser tenido en cuenta al momento de escribir el código que luego vaya a cargarse en el dispositivo. |
Cuando se presiona alguno de los botones se genera un valor lógico alto en el pin asociado de la FPGA. No hay circuito antirrebote y esto debe ser tenido en cuenta al momento de escribir el código que luego vaya a cargarse en el dispositivo. |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
302,7 → 327,7
|
\subsection{Llaves DIP} |
|
Alternativamente a los pulsadores se puede optar como periféricos de entrada a unas llaves DIP como se muestran en la Fig. \ref{phr:DIP}. La ubicación de las llaves en la placa PHR se muestra con el índice numero 11 en la Fig. \ref{intro:componentes}. El circuito de éstas llaves puede consultarse en el Apéndice \ref{appendix:sche} y los pines de la FPGA que los controlan se revelan en la Tabla \ref{phr:DIPpins}. |
Alternativamente a los pulsadores se puede optar como periféricos de entrada a unas llaves DIP como se muestran en la Fig. \ref{phr:DIP}. La ubicación de las llaves en la placa PHR se muestra con el índice numero 11 en la Fig. \ref{intro:componentes}. El circuito de estas llaves puede consultarse en el Apéndice \ref{appendix:sche} y los pines de la FPGA que los controlan se revelan en la Tabla \ref{phr:DIPpins}. |
|
\begin{table}[h!] |
\begin{center} |
312,11 → 337,11
\textbf{Pin} & 85 & 88 & 90 & 94 & 97 & 4 & 6 & 9 \\ \hline |
\end{tabular} |
\end{center} |
\caption[Pines para las llavess]{Correspondencia entre los pines de la FPGA y las llaves.} |
\caption[Pines para las llaves]{Correspondencia entre los pines de la FPGA y las llaves.} |
\label{phr:DIPpins} |
\end{table} |
|
Cuando una llave se coloca en la posición de \emph{encendido}, el pin de la FPGA correspondiente se pone a un valor lógico \emph{alto}. En contraposición, si la llave se coloca en la posicion \emph{apagado}, la FPGA leerá un valor lógico \emph{bajo}. Al igual que con el caso de los botones pulsadores, no se provee un circuito antirrebote, y debe ser tenido en cuenta en el diseño del sistema. |
Cuando una llave se coloca en la posición de \emph{encendido}, el pin de la FPGA correspondiente se pone a un valor lógico \emph{alto}. En contraposición, si la llave se coloca en la posición \emph{apagado}, la FPGA leerá un valor lógico \emph{bajo}. Al igual que con el caso de los botones pulsadores, no se provee un circuito antirrebote, y debe ser tenido en cuenta en el diseño del sistema. |
|
\begin{figure}[h!] |
\begin{center} |
332,9 → 357,9
|
\subsection{Displays de 7 segmentos} |
|
La placa PHR cuenta con un display de siete segmentos cuádruple de \emph{ánado comun} indicado con el índice 14 en la Fig. \ref{intro:componentes}. El circuito de conexión entre la FPGA y el display se muestra en la Fig. \ref{phr:quad7seg} y se resalta la denominación alfabética para los segmentos de cada display. |
La placa PHR cuenta con un display de siete segmentos cuádruple de \emph{ánodo común} indicado con el índice 14 en la Fig. \ref{intro:componentes}. El circuito de conexión entre la FPGA y el display se muestra en la Fig. \ref{phr:quad7seg} y se resalta la denominación alfabética para los segmentos de cada display. |
|
Ésta misma figura además muestra como ejemplo, el estado de los pines de la FPGA para indicar el numero 3 en la posición 2. Al tener ésta configuración, cada LED encenderá con un \emph{nivel bajo} en el pin correspondiente al segmento pero además necesitará que el ánodo del caracter particular esté energizado. Éste ultimo también es activo por bajo (\textsl{active low}). |
Esta misma figura además muestra como ejemplo, el estado de los pines de la FPGA para indicar el numero 3 en la posición 2. Al tener esta configuración, cada LED encenderá con un \emph{nivel bajo} en el pin correspondiente al segmento pero además necesitará que el ánodo del carácter particular esté energizado. Este ultimo también es activo por bajo (\textsl{active low}). |
|
\begin{figure}[h!] |
\begin{center} |
344,7 → 369,7
\label{phr:quad7seg} |
\end{figure} |
|
Para dar el efecto deseado de representar cuatro caracteres distintos a la vez, se recurre a la técnica de multiplexación en el dominio del tiempo. La técnica consiste en mostrar uno a uno y ciclicamente cada caracter a una frecuencia lo suficientemente alta para que el ojo humano persiva una imagen completa. Un diagrama temporal de las señales se muestra en la Fig. \ref{phr:multiplex}. |
Para dar el efecto deseado de representar cuatro caracteres distintos a la vez, se recurre a la técnica de multiplexación en el dominio del tiempo. La técnica consiste en mostrar uno a uno y cíclicamente cada carácter a una frecuencia lo suficientemente alta para que el ojo humano persiva una imagen completa. Un diagrama temporal de las señales se muestra en la Fig. \ref{phr:multiplex}. |
|
\begin{figure}[h!] |
\begin{center} |
354,9 → 379,9
\label{phr:multiplex} |
\end{figure} |
|
Si bien el método requiere algo mas de complejidad que la conexion directa a cada segmento de cada display, reduce el numero de pines necesarios de $8 \times 4=32$ a $8+4=12$ lo cuál representa un significativo ahorro en recursos de hardware. |
Si bien el método requiere algo mas de complejidad que la conexión directa a cada segmento de cada display, reduce el numero de pines necesarios de $8 \times 4=32$ a $8+4=12$ lo cuál representa un significativo ahorro en recursos de hardware. |
|
La Tabla \ref{phr:quad7seg:pines} muestra los pines de conexión de la FPGA a las distintas entradas del periférico. La Fig \ref{phr:quad7seg:chars} muestra las representaciones de los caracteres comunes en los displays de siete segmentos. Además de los dígitos, se pueden utilizar los caracteres desde la A a la F para representar numeros en notación hexadecimal. |
La Tabla \ref{phr:quad7seg:pines} muestra los pines de conexión de la FPGA a las distintas entradas del periférico. La Fig \ref{phr:quad7seg:chars} muestra las representaciones de los caracteres comunes en los displays de siete segmentos. Además de los dígitos, se pueden utilizar los caracteres desde la A a la F para representar números en notación hexadecimal. |
|
\begin{table}[h!] |
\begin{center} |
388,6 → 413,7
\label{phr:quad7seg:chars} |
\end{figure} |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
397,7 → 423,7
|
La Fig. \ref{phr:3232} muestra el circuito de la interfaz entre la FPGA y el conector DB9. Un chip (ST3232) permite una alimentación de entre 3V y 5.5V y utiliza un conjunto de capacitores para alcanzar los niveles de tensión RS-232, garantizando tasas de transferencia de hasta 250 kbps. |
|
El control de flujo por hardware está desabilitado. Las lineas de DCD, DTR y DSR se conectan entre sí. Analogamente para las señales RTS y CTS. |
El control de flujo por hardware está deshabilitado. Las lineas de DCD, DTR y DSR se conectan entre sí. Analogamente para las señales RTS y CTS. |
|
Los pines de la FPGA que controlan las señales seriales se muestran en la Tabla \ref{phr:RS232pins}. |
\begin{figure}[h!] |
425,11 → 451,10
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION% |
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\section{Entradas y salidas de propósito general} \label{phr:sec:gpio} |
|
\section{reEntradas y salidas de propósito general} \label{phr:sec:gpio} |
Para que el usuario realice prototipos, use placas de expansión de terceros o diseñe sus propias placas de expansión, se proveen dos conectores, uno macho y otro hembra, que pueden reconocerse respectivamente con los números 2 y 3 en la Fig. \ref{intro:componentes}. Una imagen ampliada se muestra en la Fig. \ref{phr:gpio} indicando además la numeración de los pines. La mayoría de estos pines están conectados directamente al chip FPGA tal como lo muestra la Tabla \ref{phr:GPIOpins}. También se proveen pines de alimentación de 3.3V y GND. |
|
Para que el usuario realice prototipos, use placas de expansión de terceros o diseñe sus propias placas de expansión, se proveen dos conectores, uno macho y otro hembra, que pueden reconocerse respectivamente con los numeros 2 y 3 en la Fig. \ref{intro:componentes}. Una imagen ampliada se muestra en la Fig. \ref{phr:gpio} indicando además la numeración de los pines. La mayoria de éstos pines estan conectados directamente al chip FPGA tal como lo muestra la Tabla \ref{phr:GPIOpins}. También se proveen pines de alimentación de 3.3V y GND. |
|
\begin{figure}[h!] |
\begin{center} |
\includegraphics{./img/phr/gpio_header.pdf} |
470,6 → 495,6
FPGA Pin 10 & 9 & 10 & GND \\ \hline |
\end{tabular} |
\end{center} |
\caption[Pines para las \textsl{GPIO}]{Conexión de los pines para las entradas/salidas de propósitogeneral.} |
\caption[Pines para las E/S de propósito general]{Conexión de los pines para las entradas/salidas de propósito general.} |
\label{phr:GPIOpins} |
\end{table} |
/intro.tex
70,7 → 70,7
|
Además tiene conectores especiales para otros dos módulos sin los cuales la placa principal carece de funcionalidad. Uno de ellos se emplea para la regulación de las tensiones que alimentan al resto de los dispositivos. Se trata de la denominada \emph{placa S3Power}. El otro módulo es una interfaz de comunicaciones necesaria para configurar la FPGA o escribir la memoria PROM de configuración y se dispone en la \emph{placa OOCD Link}. |
|
La conexión de las placas auxiliares a la principal se ilustra en la Fig. \ref{intro:conexionado}. La placa S3Power se acopla con los conectores que se indican con los números 8 y 16 en la Fig. \ref{intro:componentes}, mientras que la OOCD Link se une a la principal (mediante un adaptador) con los pines demarcados con 7. Ésta última, a diferencia de la S3Power, no precisa estar siempre conectada, pero si cada ves que se desee configurar la FPGA o grabar su memoria PROM. |
La conexión de las placas auxiliares a la principal se ilustra en la Fig. \ref{intro:conexionado}. La placa S3Power se acopla con los conectores que se indican con los números 8 y 16 en la Fig. \ref{intro:componentes}, mientras que la OOCD Link se une a la principal (mediante un adaptador) con los pines demarcados con 7. Esta última, a diferencia de la S3Power, no precisa estar siempre conectada, pero si cada ves que se desee configurar la FPGA o grabar su memoria PROM. |
|
\begin{figure}[h!] |
\begin{center} |
93,7 → 93,7
\begin{center} |
\includegraphics{./img/intro/block.pdf} |
\end{center} |
\caption[Diagrama de bloques]{Diagrama de bloques del hardware.} |
\caption[Diagrama de bloques de la plataforma]{Diagrama de bloques de la plataforma.} |
\label{intro:bloques} |
\end{figure} |
|
106,7 → 106,7
|
Para que la placa sea apta además para la realización de prototipos, se incluyeron dos conectores, con los cuales se el usuario tine acceso directo a los pines de la FPGA\footnote{Mas información sobre \emph{entradas y salidas de propósito general} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:gpio}.}. |
|
La placa OOCD Link incluye el \emph{chip FT2232D} que establece una interfaz JTAG controlable mediante una conexión USB. Un anillo JTAG se establece con la FPGA y la memoria PROM, ésta ultima implementada con el \emph{chip XCF02S}\footnote{Mas información sobre la \emph{placa OOCD Link} en capítulo \ref{oocd:chapter}. Sobre el proceso de configuración refiérase a la sección \emph{Configuración de la FPGA} del capítulo \ref{phr:chapter}, página \pageref{phr:sec:fpga_conf}.}. |
La placa OOCD Link incluye el \emph{chip FT2232D} que establece una interfaz JTAG controlable mediante una conexión USB. Un anillo JTAG se establece con la FPGA y la memoria PROM, esta ultima implementada con el \emph{chip XCF02S}\footnote{Mas información sobre la \emph{placa OOCD Link} en capítulo \ref{oocd:chapter}. Sobre el proceso de configuración refiérase a la sección \emph{Configuración de la FPGA} del capítulo \ref{phr:chapter}, página \pageref{phr:sec:fpga_conf}.}. |
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
115,7 → 115,7
|
\section{Componentes de la placa principal} |
|
En la Fig. \ref{intro:componentes} se tiene la vista superior de la placa PHR con sus principales componentes demarcados. Según la numeración, éstos componentes son: |
En la Fig. \ref{intro:componentes} se tiene la vista superior de la placa PHR con sus principales componentes demarcados. Según la numeración, estos componentes son: |
|
\begin{figure}[h!] |
\begin{center} |