URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/phr/trunk/doc/informe-tesis/reports/PPS/maximiq/manual usuario/tex
- from Rev 245 to Rev 261
- ↔ Reverse comparison
Rev 245 → Rev 261
/oocdlink.tex
36,15 → 36,16
|
Si bien para el fin de configurar la FPGA es suficiente solo uno de los canales (configurado en modo JTAG), en la placa además se encuentra habilitado el segundo canal (configurado como UART) para que se use con propósitos generales. Los conectores para los canales JTAG y UART se indican en la Fig. \ref{oocdlink:componentes} con los números 4 y 1 respectivamente. |
|
El conector JTAG es el que debe usarse para el acoplamiento con la placa PHR mediante un adaptador que cambia la disposición mecánica de los pines. El \textsl{layout} de una placa adaptadora se muestra en la Fig. \ref{oocdlink:adaptador}. Tiene como agregado un indicador LED para el voltaje de alimentación y un capacitor de filtro. |
El conector JTAG es el que debe usarse para el acoplamiento con la placa PHR mediante un adaptador que cambia la disposición mecánica de los pines. |
%El \textsl{layout} de una placa adaptadora se muestra en la Fig. \ref{oocdlink:adaptador}. Tiene como agregado un indicador LED para el voltaje de alimentación y un capacitor de filtro. |
|
\begin{figure}[h] |
\begin{center} |
\includegraphics{./img/oocdlink/adaptador.pdf} |
\end{center} |
\caption[Adaptador entre PHR y OOCDLink]{Conector adaptador entre placas PHR y OOCDLink.} |
\label{oocdlink:adaptador} |
\end{figure} |
%\begin{figure}[h] |
%\begin{center} |
% \includegraphics{./img/oocdlink/adaptador.pdf} |
%\end{center} |
%\caption[Adaptador entre PHR y OOCDLink]{Conector adaptador entre placas PHR y OOCDLink.} |
%\label{oocdlink:adaptador} |
%\end{figure} |
|
La placa OOCDLink tiene varios LEDs indicadores. El LED numerado con 9 en la Fig. \ref{oocdlink:componentes} ilumina cuando la placa está encendida. Aquellos demarcados con los números 2 y 3 (RX y TX) encienden cuando el chip tiene flujos de datos en la UART. El LED indicado con 5 (FT\_OK) señala si hay un dispositivo JTAG activo y conectado a la placa OOCDLink. |
|
/frontmatter.tex
1,55 → 1,56
\thispagestyle{empty} |
|
Este documento se trata de una guia de usuario sobre la \emph{Plataforma de |
\includegraphics[width=6cm]{./img/title/CUDARlogo.pdf} |
|
\vspace{1em} |
|
Este documento es una guía de usuario sobre la \emph{Plataforma de |
Hardware Reconfigurable} desarrollada en el \emph{CUDAR}, \emph{Centro |
Universitario de Desarrollo en Automación y Robótica}, en la \emph{Universidad |
Tecnológica Nacional}, \emph{Facultad Regional Córdoba}. |
|
Se trata de una plataforma de hardware abierta que se encuentra alojado en los servidores de OpenCores. Puede acceder a todo el material relacionado a través de: |
|
El proyecto del cual trata este documento es una plataforma de hardware abierta que se encuentra alojado en los servidores de OpenCores. Puede acceder a todo el material relacionado a través de: |
|
\texttt{http://opencores.org/project,phr} |
|
\ldots |
\vspace{1ex} |
|
\subsection*{Documentos complementarios} |
\includegraphics{./img/frontmatter/qrcode.pdf} |
|
\ldots |
%{\color{gray} |
|
{\color{gray} |
%\subsection*{Historial temporal del documento} |
|
\subsection*{Historial temporal del documento} |
%\begin{description} |
%\item[BETA20140213] Trabajando sobre el estilo del documento. (maximiq) |
%\item[BETA20140214] Trabajando sobre el estilo y estructuracion del documento. (maximiq) |
%\item[BETA20140218] Algunas imagenes creadas y añadidas (maximiq) |
%\item[BETA20140219] Más imagenes creadas y añadidas (maximiq) |
%\item[BETA20140222] Trabajando en la seccion perifericos (maximiq) |
%\item[BETA20140223] Trabajando en la sección periféricos (maximiq) |
%\item[BETA20140224] Seccion perifericos lista para correccion (maximiq) |
%\item[BETA20140225] Capitulo s3power actualizado (maximiq) |
%\item[BETA20140305] Correcciones (maximiq) |
%\item[BETA20140310] Mas imagenes (maximiq) |
%\item[BETA20140313] Correcciones en general (maximiq) |
%\item[BETA20140314] Imagen agregada del diagrama de bloques (maximiq) |
%\item[BETA20140319] Intro actualizada lista para corrección (maximiq) |
%\item[BETA20140320] Capitulo OOCDLink actualizado listo para corrección (maximiq) |
%\item[BETA20140411] Nuevo capitulo: Software (maximiq) |
%\item[BETA20140424] Agrego ``\textsl{A cerca de esta guía}'' (anteriormente llamado ``\textsl{Prefacio}'') (guanucoluis) |
%\item[1.0] Agrego logo del CUDAR, oculto historial temporal del documento, corrijo ``\textsl{A cerca de esta guía}'' y elimino figura antigua del conector adaptador. (maximiq) |
|
\begin{description} |
\item[BETA20140213] Trabajando sobre el estilo del documento. (maximiq) |
\item[BETA20140214] Trabajando sobre el estilo y estructuracion del documento. (maximiq) |
\item[BETA20140218] Algunas imagenes creadas y añadidas (maximiq) |
\item[BETA20140219] Más imagenes creadas y añadidas (maximiq) |
\item[BETA20140222] Trabajando en la seccion perifericos (maximiq) |
\item[BETA20140223] Trabajando en la sección periféricos (maximiq) |
\item[BETA20140224] Seccion perifericos lista para correccion (maximiq) |
\item[BETA20140225] Capitulo s3power actualizado (maximiq) |
\item[BETA20140305] Correcciones (maximiq) |
\item[BETA20140310] Mas imagenes (maximiq) |
\item[BETA20140313] Correcciones en general (maximiq) |
\item[BETA20140314] Imagen agregada del diagrama de bloques (maximiq) |
\item[BETA20140319] Intro actualizada lista para corrección (maximiq) |
\item[BETA20140320] Capitulo OOCDLink actualizado listo para corrección (maximiq) |
\item[BETA20140411] Nuevo capitulo: Software (maximiq) |
\item[BETA20140424] Agrego ``\textsl{A cerca de esta guía}'' (anteriormente llamado ``\textsl{Prefacio}'') (guanucoluis) |
%\end{description} |
%} |
|
\end{description} |
} |
|
|
\vspace*{\fill} |
|
\hspace{-0.6cm}\includegraphics{./img/frontmatter/qrcode.pdf} |
|
\subsection*{Historial del documento} |
|
\begin{description} |
\item[Versión 0.1 (Abril de 2014)] Primera versión del documento. |
\item[Versión 1.0 (Abril de 2014)] Primera versión del documento. |
\end{description} |
|
|
62,19 → 63,24
\chapter{Acerca de esta guía} |
|
|
El proyecto \emph{Plataforma de Hardware Reconfigurable} tiene como objetivo principal desarrollar recursos académicos para la difusión y actualización tecnológica relacionado al área digital a través de Dispositivos Lógicos Programables (PLDs, por su sigla en inglés \textsl{Programmable Logic Devices}). El desarrollo comprende el diseño de hardware y software publicados bajo \emph{licencias libres}. |
El proyecto \emph{Plataforma de Hardware Reconfigurable} tiene como objetivo principal desarrollar recursos académicos para la difusión y actualización tecnológica relacionado al área digital a través de Dispositivos Lógicos Programables (PLDs, por sus siglas en inglés). El desarrollo comprende el diseño de hardware y software publicados bajo \emph{licencias libres}. |
|
Los PLDs permite al diseñador de sistemas digitales implementar diferentes arquitecturas sobre un mismo dispositivo físico. En nuestro caso\footnote{Carrera de Ingeniería Electrónica. Universidad Tecnológica Nacional - Facultad Regional Córdoba.}, para las cátedras de Técnicas Digitales I y IV, se demandan entornos de desarrollo con más recursos digitales debido a las implementaciones complejas que diseñan los estudiantes. El \emph{Centro Universitario de Desarrollo en Automoción y Robótica} (CUDAR) presenta antecedentes en la transferencia de plataformas de hardware basados en dispositivos PLDs. Por lo que la Plataforma de Hardware Reconfigurable es una continuación del trabajo que realiza el CUDAR para la divulgación tecnológica en nuestra Facultad, en forma libre y abierta a toda la comunidad. |
|
La decisión de la licencia es otra característica de importancia para los autores/desarrolladores del proyecto. Nuestra visión es que todo proyecto de investigación y desarrollo (I+D) debe ser accedido en forma libre por parte de la comunidad. Resulta natural si se considera que todo contenido académico es generado, en nuestra cosa, por una institución pública. En nuestra experiencia, esta concepción de la divulgación de contenidos académicos resultó beneficioso ya que permitió la interacción con otras instituciones sin restricción ni limitaciones algunas. En el proceso de diseño de las diferentes placas se ha contado con el aporte de varios grupos de desarrolladores, y todos estos han colaborado en forma desinteresadas. |
|
Este \emph{Manual de Usuario} hacer referencia al uso de los recursos físicos (\emph{hardware}) que ofrece la Plataforma de Hardware Reconfigurable. Es decir, describe como usar y configurar todas las placas que lo componen. Los recursos de \emph{software} que dispone el proyecto se encuentra publicado en otro documento denominado \emph{Interfaz gráfica de usuario PHR GUI}\footnote{Todos los Manuales están disponible para su descarga en el sitio \texttt{http://opencores.org/project,phr,descargas}}. Además de este documento, se ha generado varios reportes durante todo el proceso de diseño del proyecto. Estos reportes permiten hacer un seguimiento cronológico del desarrollo como también disponer de información útil para cualquier desarrollador que se encuentre en el diseño de una sistema embebido con características similares a este proyecto. |
Este \emph{Manual de Usuario} hace referencia al uso de los recursos físicos (\emph{hardware}) que ofrece la Plataforma de Hardware Reconfigurable. Es decir, describe como usar y configurar todas las placas que lo componen. Los recursos de \emph{software} que dispone el proyecto se encuentra publicado en otro documento denominado \emph{Interfaz gráfica de usuario PHR GUI}\footnote{Todos los Manuales están disponible para su descarga en el sitio \texttt{http://opencores.org/project,phr,descargas}}. Además de este documento, se ha generado varios reportes durante todo el proceso de diseño del proyecto. Estos reportes permiten hacer un seguimiento cronológico del desarrollo como también disponer de información útil para cualquier desarrollador que se encuentre en el diseño de una sistema embebido con características similares a este proyecto. |
|
Toda observación que se quiera hacer sobre este documento será recibida con gratitud por parte de los desarrolladores para mejorar el contenido del manual. |
Toda observación que se quiera hacer sobre este documento será recibida con gratitud por parte de los desarrolladores para mejorar el contenido del manual. Escribanos a alguna de las direcciones de correo electrónico listadas a continuación. |
|
\vspace{2ex} |
|
Luis Guanuco: \texttt{\href{mailto:lguanuco@electronica.frc.utn.edu.ar}{lguanuco@electronica.frc.utn.edu.ar}} |
|
Maximiliano Quinteros: \texttt{\href{mailto:50214@electronica.frc.utn.edu.ar}{50214@electronica.frc.utn.edu.ar}} |
|
|
|
|
|
|
/phr.tex
465,34 → 465,36
|
\begin{table}[h!] |
\begin{center} |
\begin{tabular}{|r|c|c|l|} |
\begin{tabular}{|c|c|c|c|c|c|} |
\hline |
\multicolumn{4}{ |c| }{\emph{Conector macho}} \\ |
\multicolumn{6}{ |c| }{\emph{Conector macho}} \\ |
\hline |
\hline |
\textbf{Conectado a} & \textbf{Pin} & \textbf{Pin} & \textbf{Conectado a} \\ \hline\hline |
FPGA Pin 39 & 1 & 2 & FPGA Pin 50 \\ \hline |
FPGA Pin 37 & 3 & 4 & FPGA Pin 49 \\ \hline |
FPGA Pin 36 & 5 & 6 & FPGA Pin 46 \\ \hline |
FPGA Pin 35 & 7 & 8 & FPGA Pin 34 \\ \hline |
FPGA Pin 33 & 9 & 10 & FPGA Pin 32 \\ \hline |
FPGA Pin 31 & 11 & 12 & FPGA Pin 30 \\ \hline |
FPGA Pin 29 & 13 & 14 & +3.3V \\ \hline |
FPGA Pin 28 & 15 & 16 & No conectado\\ \hline |
FPGA Pin 27 & 17 & 18 & GND \\ \hline |
\textbf{Dir} & \textbf{Conectado a} & \textbf{Pin} & \textbf{Pin} & \textbf{Conectado a} & \textbf{Dir} \\ \hline\hline |
E & FPGA Pin 39 & 1 & 2 & FPGA Pin 50 & E/S \\ \hline |
E/S & FPGA Pin 37 & 3 & 4 & FPGA Pin 49 & E/S \\ \hline |
E/S & FPGA Pin 36 & 5 & 6 & FPGA Pin 46 & E/S \\ \hline |
E/S & FPGA Pin 35 & 7 & 8 & FPGA Pin 34 & E/S \\ \hline |
E/S & FPGA Pin 33 & 9 & 10 & FPGA Pin 32 & E/S \\ \hline |
E/S & FPGA Pin 31 & 11 & 12 & FPGA Pin 30 & E/S \\ \hline |
E/S & FPGA Pin 29 & 13 & 14 & +3.3V & \\ \hline |
E/S & FPGA Pin 28 & 15 & 16 & No conectado & \\ \hline |
E/S & FPGA Pin 27 & 17 & 18 & GND & \\ \hline |
\end{tabular} |
\hspace{.1cm} |
\begin{tabular}{|r|c|c|l|} |
|
\vspace{0.5cm} |
|
\begin{tabular}{|c|c|c|c|c|c|} |
\hline |
\multicolumn{4}{ |c| }{\emph{Conector hembra}} \\ |
\multicolumn{6}{ |c| }{\emph{Conector hembra}} \\ |
\hline |
\hline |
\textbf{Conectado a} & \textbf{Pin} & \textbf{Pin} & \textbf{Conectado a} \\ \hline\hline |
FPGA Pin 21 & 1 & 2 & FPGA Pin 20 \\ \hline |
FPGA Pin 19 & 3 & 4 & FPGA Pin 16 \\ \hline |
FPGA Pin 15 & 5 & 6 & FPGA Pin 13 \\ \hline |
FPGA Pin 12 & 7 & 8 & +3.3V \\ \hline |
FPGA Pin 10 & 9 & 10 & GND \\ \hline |
\textbf{Dir} & \textbf{Conectado a} & \textbf{Pin} & \textbf{Pin} & \textbf{Conectado a} & \textbf{Dir} \\ \hline\hline |
E & FPGA Pin 21 & 1 & 2 & FPGA Pin 20 & E/S \\ \hline |
E/S & FPGA Pin 19 & 3 & 4 & FPGA Pin 16 & E/S \\ \hline |
E/S & FPGA Pin 15 & 5 & 6 & FPGA Pin 13 & E/S \\ \hline |
E/S & FPGA Pin 12 & 7 & 8 & +3.3V & \\ \hline |
E/S & FPGA Pin 10 & 9 & 10 & GND & \\ \hline |
\end{tabular} |
\end{center} |
\caption[Pines para las E/S de propósito general]{Conexión de los pines para las entradas/salidas de propósito general.} |
/backmatter.tex
5,17 → 5,14
|
\vspace*{\fill} |
\includegraphics{./img/title/phr_logo.pdf} |
|
\vspace{3em} |
|
\includegraphics[width=6cm]{./img/title/CUDARlogo.pdf} |
\vspace*{\fill} |
|
\end{center} |
|
Por errores o sugerencias respecto a éste manual o alguno de los documentos complementarios no dude en comunicarse con nosotros escribiéndonos a alguna de las direcciones de correo electrónico listadas a continuación. Siempre estaremos agradecidos cualquiera sea el motivo del mensaje. |
|
\vspace{2ex} |
|
Maximiliano Quinteros: \texttt{\href{mailto:50214@electronica.frc.utn.edu.ar}{50214@electronica.frc.utn.edu.ar}} |
|
Luis Guanuco: \texttt{\href{mailto:lguanuco@electronica.frc.utn.edu.ar}{lguanuco@electronica.frc.utn.edu.ar}} |
|
|
|