URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/phr/trunk
- from Rev 174 to Rev 175
- ↔ Reverse comparison
Rev 174 → Rev 175
/doc/papers/PHR/2014-03-12/bare_conf.pdf
Ps(m>cӔ
-DRJH[
-DŽ/4"u8frkuדk$DL8@JLty?wj iELOї IHfv4|ȍV''b>9@aa?Tx]p! [opd #UD< % % BҚnmaιs<9
-3u jue gHj p+M9\ Zʣ\
-L"G]Y˗gΔD8"W+IT$R0b/B\/D#0EB8ⳏ7x %,)+,^ ܣ-aZΌ]Q6Y\ aN
-!3 [9 &>RJ*ptwOaֆ3yķ9w<%U/Qy=.R`Ѝ'G xxk?yo-w(
+tK ~i"zpM]zL2ָ !4[kM#\Q"`\hK@~h1cQ ^e~m7<kw
+c+5$ PRZyQx(& !]~l
+5#f G
++ޤr ;+ 9ldA+ FNPDr>BJh)g@%hv=fč~l:#V Q&k ) $g. j n
+t> ͶK *M[.oD
+ (1>XŞ7he: o >
+ j!Gg(y)ke
+
+W(ӹ #`pe-}? [ CTPOYTD +0t1_[DZAЈ
+bv97`~Vs [ )hؤh\J 9_1[P Fv@*̓6ܼ~i֛& I?~HUŋ쮄KtC3IL绂Pt-v T9nK`a\պ~C
+\h1;o:R{k]/i:CQMX!kLQEDǥc;Gk07ÓOJ甦C3-8Sþ ̦D)9pTrq2~4Yqk:G_0`3gnmˎsCq ''`MRdꔠŊAb^53D|&$SzfB
+O8LRMQYNl>@ 8QpV'3
endstream
endobj
1 0 obj <<
@@ -2088,8 +2080,8 @@
50 0 obj <<
/Producer (pdfTeX-1.40.13)
/Creator (TeX)
-/CreationDate (D:20140325185853-03'00')
-/ModDate (D:20140325185853-03'00')
+/CreationDate (D:20140325213937-03'00')
+/ModDate (D:20140325213937-03'00')
/Trapped /False
/PTEX.Fullbanner (This is pdfTeX, Version 3.1415926-2.4-1.40.13 (TeX Live 2012/Debian) kpathsea version 6.1.0)
>> endobj
@@ -2128,14 +2120,15 @@
/W [1 3 1]
/Root 49 0 R
/Info 50 0 R
-/ID [ ]
-/Length 167
+/ID [ ]
+/Length 165
/Filter /FlateDecode
>>
stream
-x 9Aag{} BJB*p+ P%($_ !D6vD[D~CX . ۅ" *C+"F*qi<uYȋ|j"eDw[*]*t*}T} $~
+1,A/@1\
endstream
endobj
startxref
-282120
+282129
%%EOF
48,50 → 48,42
-]FN:w/endstream |
endobj |
16 0 obj << |
/Length 3873 |
/Length 3882 |
/Filter /FlateDecode |
>> |
stream |
|
/doc/papers/PHR/2014-03-12/bare_conf.tex
497,17 → 497,18
\hfil |
\subfloat[Avnet Spartan-6 LX150T (Xilinx/Avnet)]{\includegraphics[width=0.2\textwidth]{img/Avnet-Spartan-6-lx9-MicroBoard}% |
\label{fig:xilinx-board}} |
\caption{Plataformas de desarrollo educativas basadas en FPGAs (Comerciales)} |
\caption{Plataformas comerciales de desarrollo educativas basadas en FPGAs.} |
\label{fig:board-fpga} |
\end{figure} |
|
En nuestra región la tecnología PLDs se encuentra en su auge hace unos años. Instituciones gubernamentales de defensa \cite{citedef-ref}, aeroespaciales, comunicaciones \cite{paper-dta-conae} están implementando dispositivos como FPGAs y CPLDs en sus diseños. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos \cite{act-curricula}. |
|
En base al planteamiento anterior lleva al desarrollo de la Plataforma de Hardware Reconfigurable (PHR). Esta plataforma es un proyecto a medida de las necesidades en la enseñanza de los sistemas digitales lógicos en las cátedras iniciales. Ofrece recursos básicos para que los estudiantes interactúen con la tecnología de los dispositivos PLDs, pero también dispone de puertos para conectar otros recursos físicos permitiendo que estudiantes avanzados puedan hacer uso de ellas sin limitaciones. Además al ser publicado bajo licencia libre/abierta permitirá a que el diseño, o parte de él, sirva como referencias a otras instituciones académicas que se encuentren en búsqueda de una plataforma para implementar en sus diferentes cátedras. |
Considerando la situación expuesta es que se impulsa el desarrollo de la Plataforma de Hardware Reconfigurable (PHR). Esta plataforma es un proyecto a medida de las necesidades en la enseñanza de los sistemas digitales lógicos en las cátedras iniciales. Ofrece recursos básicos para que los estudiantes interactúen con la tecnología de los dispositivos PLDs, pero también dispone de puertos para conectar otros recursos físicos permitiendo que estudiantes avanzados puedan hacer uso de ellas sin limitaciones. Además al ser publicado bajo licencia libre/abierta permitirá a que el diseño, o parte de él, sirva como referencias a otras instituciones académicas que se encuentren en búsqueda de una plataforma para implementar en sus diferentes cátedras. |
|
\section{Elección del PLD} |
\section{Dispositivos principales} |
|
\section{Interfaz JTAG} |
|
|
\subsection{Hardware} |
\subsection{Software} |
|
515,8 → 516,10
\subsection{Perifericos} |
\subsection{Potencia} |
|
\section{Interfaz JTAG} |
|
\section{Software} |
\subsection{XC3Prog} |
\subsection{Xc3srog} |
\subsection{OpenOCD} |
|
\section{Implementación} |