URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/phr/trunk
- from Rev 252 to Rev 253
- ↔ Reverse comparison
Rev 252 → Rev 253
/doc/informe-tesis/phd-thesis-template-master/Chapter2/chapter2.tex
320,11 → 320,15
\subsection{VHDL} |
\label{sec:fund-hdl-vhdl} |
|
El lenguaje VHDL surgió como parte de un programa norteamericano denominado \textsl{Very High Speed Integrated Circuits} (VHSIC), a comienzos de 1980. En el desarrollo de la ejecución de este programa surgió la necesidad de contar con un lenguaje que permita describir la estructura y funciones para los circuitos integrados (ICs). Es así que el VHSIC \textsl{Hardware Description Language} (VHDL) fue desarrollado. Luego la IEEE adoptaría como un lennguaje estándar en los Estados Unidos. |
|
VHDL fue diseñado para cubrir necesidades el proceso de diseño. Primero, este lenguaje permite la descripción de la estructura de un diseño, de esta forma se puede descomponer en sub-diseños, y a la vez como estos sub-diseños se interconectan entre sí. Segundo, VHDL permite la especificación de la función de los diseños usando las formas del lenguaje de programación similares a otros lenguajes familiares. Tercero, permite a un diseño ser simulado antes de ser fabricado, por lo que los diseñadores puede rápidamente compara alternativas y probar correciones sin el retardo y espera de los prototipos en \textsl{hardware}. |
|
\subsection{Verilog} |
\label{sec:fund-hdl-verilog} |
|
Verilog esta basado en el lenguaje de programación C en la estructura de la sintaxis pero la manera en la que se comporta es diferentes pues es un lenguaje descriptivo. |
|
\nomenclature[z-ssi]{SSI}{\textsl{Small Scale Integration}} % first letter Z is for Acronyms |
\nomenclature[z-msi]{MSI}{\textsl{Medium Scale Integration}} % first letter Z is for Acronyms |
|