URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/phr/trunk
- from Rev 258 to Rev 259
- ↔ Reverse comparison
Rev 258 → Rev 259
/doc/informe-tesis/phd-thesis-template-master/Antecedentes/Antecedentes.tex
55,7 → 55,7
|
El \emph{Kit CPLD} desarrollado por el CUDAR en el año 2005 y publicado posteriormente en el año 2006 se presenta como un \emph{Equipo de Laboratorio basado en CPLD}. Esta plataforma permite simular y desarrollar circuitos digitales basados en lógica programable. Optimizado para reducir el costo de su fabricación, el Kit CPLD permitía introducir a los alumnos a los lenguajes de descripción de hardware (principalmente VHDL). |
|
El diseño consta de dos bloque funcionales perfectamente acotados y cada uno de ellos está implementado sobre una placa independiente una de la otra. En la Figura \ref{fig:kitcpld-bloque} se representa en un diagrama de dos bloque el Kit CPLD. Estos bloques se denominarán de aquí en adelante como bloque programador (Fig. \ref{fig:kitcpld-bloque-principal}) y bloque expansión I/O (Fig. \ref{fig:kitcpld-bloque-expansion}). El primer bloque indispensable en este Equipo tiene las siguientes particularidades. Alojar un CPLD con la electrónica necesaria para poder ser programarlo (JTAG), comunicación en forma serial para usos diversos y conectores que interconectan los pines físicos de entrada y salida del chip CPLD con el exterior. El otro boque se puede considerar de uso opcional, debido a que es una extensión del primer bloque y es utilizado principalmente como interfase entre el usuario y la lógica con la cual será programado el CPLD. |
El diseño consta de dos bloques funcionales perfectamente acotados y cada uno de ellos está implementado sobre una placa independiente una de la otra. En la Figura \ref{fig:kitcpld-bloque} se representa en un diagrama de dos bloque el Kit CPLD. Estos bloques se denominarán de aquí en adelante como bloque programador (Fig. \ref{fig:kitcpld-bloque-principal}) y bloque expansión I/O (Fig. \ref{fig:kitcpld-bloque-expansion}). El primer bloque indispensable en este Equipo tiene las siguientes particularidades. Alojar un CPLD con la electrónica necesaria para poder ser programarlo (JTAG), comunicación en forma serial para usos diversos y conectores que interconectan los pines físicos de entrada y salida del chip CPLD con el exterior. El otro boque se puede considerar de uso opcional, debido a que es una extensión del primer bloque y es utilizado principalmente como interfase entre el usuario y la lógica con la cual será programado el CPLD. |
|
|
\begin{figure} |