URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
Compare Revisions
- This comparison shows the changes necessary to convert path
/phr/trunk
- from Rev 414 to Rev 415
- ↔ Reverse comparison
Rev 414 → Rev 415
/doc/papers/PHR/CASE2014/beamer/PHRbeamer.tex
1,4 → 1,4
%\documentclass[handout]{beamer} |
%\documentclass[handout]{beamer} |
\documentclass{beamer} |
|
\usepackage [utf8] {inputenc} |
21,8 → 21,8
\usetheme{Frankfurt} |
\usecolortheme[RGB={70,70,255}]{structure} |
|
\setbeamercovered{transparent=0} |
%\setbeamercovered{transparent=40} |
%\setbeamercovered{transparent=0} |
\setbeamercovered{transparent=30} |
|
%\beamersetuncovermixins{\opaqueness<1>{25}}{\opaqueness<2->{15}} |
|
218,29 → 218,10
\end{itemize} |
} |
\end{column} |
|
|
\end{columns} |
\end{frame} |
|
% \begin{frame} |
% \frametitle{Recursos básicos de las plataformas comerciales} |
% \begin{center} |
% \begin{itemize} |
% \item FPGA |
% \item Memoria de configuración |
% \item Periféricos básicos (LEDs, display, pulsadores, llaves, etc.) |
% \item Puerto USB |
% \item Puerto para módulos externos |
% \item Puerto para propósitos generales |
% \item Varias señales de reloj (clock) |
% \item VGA |
% \item PS/2 |
% \item Memorias ROM/RAM |
% \item ADC/DAC |
% \end{itemize} |
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{Estado del arte de las FPGA en Argentina} |
\begin{center} |
252,6 → 233,39
\end{center} |
\end{frame} |
|
\begin{frame} |
\frametitle{Estado del arte de las FPGA en Argentina} |
% \transfade |
|
\begin{columns}[onlytextwidth] |
|
\begin{column}{0.5\textwidth} |
\vfill |
\includegraphics[width=\textwidth]{images-from-uEA2014/s3proto}% |
\vfill |
\end{column} |
|
\begin{column}{0.5\textwidth} |
\begin{itemize} |
\item FPGA Xilinx Spartan 3E |
(XC3S1600E) |
\item 2 Memorias de configuración XCF04S |
(4+4 Mbit). |
\item USB Transceiver de 12 Mb/s |
(Full Speed) |
\item 2 Puertos seriales RS232 de hasta |
300Kbps |
\item 4 Pulsadores, 5 Dip switch, 4 LEDs |
\item 1 Puerto JTAG. |
\item 26 Pines de I/O. |
\item Alimentación simple de 5V. |
\end{itemize} |
|
\end{column} |
|
\end{columns} |
\end{frame} |
|
\section{Antecedentes} %%%%%%%%%%%%%%%% |
|
\subsection[Placa CPLD]{Kit de Desarrollo Educativo con CPLD} |
259,8 → 273,8
\begin{frame} |
\frametitle{Kit de Desarrollo educativo con CPLD} |
\begin{center} |
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1cpld} |
\includegraphics<2>[width=0.9\textwidth]{images-from-uEA2014/block2cpld} |
\includegraphics[height=0.5\textheight]{images-from-uEA2014/kit_cpld_per.png} \hspace{1ex} |
\includegraphics[height=0.4\textheight]{images-from-uEA2014/kit_cpld.png} |
\end{center} |
\end{frame} |
|
267,131 → 281,74
\begin{frame} |
\frametitle{Kit de Desarrollo educativo con CPLD} |
\begin{center} |
\includegraphics[height=0.5\textheight]{images-from-uEA2014/kit_cpld_per.png} \hspace{1ex} |
\includegraphics[height=0.4\textheight]{images-from-uEA2014/kit_cpld.png} |
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1cpld} |
\includegraphics<2>[width=0.9\textwidth]{images-from-uEA2014/block2cpld} |
\end{center} |
\end{frame} |
|
\subsection{Proyecto FPGALibre} |
% \subsection{Proyecto FPGALibre} |
|
\begin{frame} |
\frametitle{FPGALibre.sourceforge.net} |
\begin{center} |
\includegraphics[width=\textwidth]{images-from-uEA2014/fpgalibreweb} |
\end{center} |
\end{frame} |
% \begin{frame} |
% \frametitle{FPGALibre.sourceforge.net} |
% \begin{center} |
% \includegraphics[width=\textwidth]{images-from-uEA2014/fpgalibreweb} |
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{S3PROTO} |
\begin{center} |
% \begin{frame} |
% \frametitle{S3PROTO} |
% \begin{center} |
|
\begin{block}{FPGALibre} |
El proyecto S3PROTO es parte de la |
iniciativa FPGALibre cuyo objetivo |
principal es el de facilitar el |
intercambio de los elementos |
necesarios para el desarrollo con |
FPGA. Ambos proyectos iniciados |
por INTI – Electrónica e Informática. |
Toda la información de la tarjeta |
S3PROTO-MINI se encuentra en el |
sitio del proyecto FPGALibre\cite{s3proto-mini}. |
\end{block} |
% \begin{block}{FPGALibre} |
% El proyecto S3PROTO es parte de la |
% iniciativa FPGALibre cuyo objetivo |
% principal es el de facilitar el |
% intercambio de los elementos |
% necesarios para el desarrollo con |
% FPGA. Ambos proyectos iniciados |
% por INTI – Electrónica e Informática. |
% Toda la información de la tarjeta |
% S3PROTO-MINI se encuentra en el |
% sitio del proyecto FPGALibre\cite{s3proto-mini}. |
% \end{block} |
|
% \begin{block}{Proyecto S3PROTO} |
% El proyecto S3PROTO tiene como |
% objetivo final crear una plataforma |
% FPGA que pueda alojar un diseño |
% con un procesador LEON3 (GRLib) y |
% un sistema GNU/Linux embebido. |
% Para lograr esto es necesario |
% primero abordar diseños multicapas y |
% con chips FPGA de encapsulado |
% BGA. Con este propósito se realizó el |
% diseño de la S3PROTO-MIN |
% \end{block} |
% % \begin{block}{Proyecto S3PROTO} |
% % El proyecto S3PROTO tiene como |
% % objetivo final crear una plataforma |
% % FPGA que pueda alojar un diseño |
% % con un procesador LEON3 (GRLib) y |
% % un sistema GNU/Linux embebido. |
% % Para lograr esto es necesario |
% % primero abordar diseños multicapas y |
% % con chips FPGA de encapsulado |
% % BGA. Con este propósito se realizó el |
% % diseño de la S3PROTO-MIN |
% % \end{block} |
|
\end{center} |
\end{frame} |
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{S3PROTO (Caracteríticas)} |
\begin{center} |
\begin{itemize} |
\item Dispositivo |
FPGA capaz de alojar diseños |
digitales de mediana y alta complejidad (1600K |
compuertas). |
\item Desarrollada con herramientas de software libre |
(Kicad). |
\item PCB |
de 4 capas fabricado por una empresa |
nacional. |
\item Chip BGA soldado en el laboratorio con equipo |
infrarrojo accesible. |
\item Información de desarrollo y archivos de diseño |
disponibles para libre uso, réplica y modificación. |
\end{itemize} |
\end{center} |
\end{frame} |
% \begin{frame} |
% \frametitle{S3PROTO (Caracteríticas)} |
% \begin{center} |
% \begin{itemize} |
% \item Dispositivo |
% FPGA capaz de alojar diseños |
% digitales de mediana y alta complejidad (1600K |
% compuertas). |
% \item Desarrollada con herramientas de software libre |
% (Kicad). |
% \item PCB |
% de 4 capas fabricado por una empresa |
% nacional. |
% \item Chip BGA soldado en el laboratorio con equipo |
% infrarrojo accesible. |
% \item Información de desarrollo y archivos de diseño |
% disponibles para libre uso, réplica y modificación. |
% \end{itemize} |
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{S3PROTO} |
% \transfade |
\begin{columns}[onlytextwidth] |
\begin{column}{0.5\textwidth} |
\centering |
\vfill |
\includegraphics<1-2>[width=\textwidth]{images-from-uEA2014/s3proto-bloque}% |
\includegraphics<3>[width=0.8\textwidth]{images-from-uEA2014/s3power_inti}% |
\vfill |
\end{column} |
|
\begin{column}{0.5\textwidth} |
\only<1>{ |
\vfill |
\includegraphics[width=\textwidth]{images-from-uEA2014/s3proto}% |
\vfill |
} |
|
\only<2>{ |
\begin{itemize} |
\item FPGA Xilinx Spartan 3E |
(XC3S1600E) |
\item 2 Memorias de configuración XCF04S |
(4+4 Mbit). |
\item USB Transceiver de 12 Mb/s |
(Full Speed) |
\item 2 Puertos seriales RS232 de hasta |
300Kbps |
\item 4 Pulsadores, 5 Dip switch, 4 LEDs |
\item 1 Puerto JTAG. |
\item 26 Pines de I/O. |
\item Alimentación simple de 5V. |
\end{itemize} |
} |
|
\only<3>{ |
Módulo de alimentación para las |
familias Spartan 3. Está basado |
en el chip TPS75003 y sigue los |
mismos criterios que la tarjeta |
S3PROTO-MINI. |
Se trata de un impreso doble faz, |
de 3x5 cm que se acopla a la |
parte posterior de la S3PROTO- |
MINI para proveerla de las |
tensiones necesarias: |
\begin{itemize} |
\item 1,25 V / 2,5 A (Vcore) |
\item 3,3 V / 2,5 A (Vcco) |
\item 2,4 V / 200 mA (Vaux) |
\end{itemize} |
} |
\end{column} |
|
\end{columns} |
\end{frame} |
|
% \begin{frame} |
% \frametitle{Plataforma de Hardware Reconfigurable} |
612,7 → 569,8
|
% |
\begin{frame} |
\frametitle{Voltajes de alimentación} |
%\frametitle{Voltajes de alimentación de la FPGA} |
\frametitle{Alimentación de la FPGA} |
\begin{center} |
\begin{tabular}{|c|p{4.5cm}|p{3cm}|} |
\hline |
630,7 → 588,8
|
% |
\begin{frame} |
\frametitle{Circuito POR} |
%\frametitle{Circuito POR} |
\frametitle{Alimentación de la FPGA} |
El circuito \emph{Power On RESET} verifica: |
\begin{itemize} |
\item VCCINT |
655,7 → 614,8
\subsection{S3Power} %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
|
\begin{frame} |
\frametitle{Voltajes elegidos} |
%\frametitle{Voltajes elegidos} |
\frametitle{Características de salida de la S3Power} |
\begin{itemize} |
\item 1.2V y 2.5A para la lógica interna. |
\item 3.3V y 2.5A para los bancos de pines. |
757,12 → 717,6
\end{center} |
\end{frame} |
|
\begin{frame} |
\frametitle{PHR GUI} |
\begin{center} |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/phr-gui.png} |
\end{center} |
\end{frame} |
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% |
\section{Conclusiones} |
785,7 → 739,7
\frametitle{Conclusiones} |
\begin{center} |
\begin{block}{Desarrollos reutilizables} |
Se consideró disponer de la etapa de alimentación y la interfaz JTAG en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes que tengan acceso al proyecto PHR |
Se consideró disponer de la etapa de alimentación y la interfaz JTAG en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes. |
\end{block} |
\vfill |
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/placas-separadas} |
797,7 → 751,7
\begin{center} |
|
\begin{block}{Hardware de Especificaciones Abiertas} |
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscó alternativas libres que cubrieran los requerimientos del caso. Se tenía referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/ hardware libre/abierto. |
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscaron alternativas libres que cubrieran los requerimientos del caso. Se tiene referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/hardware libre/abierto. |
\end{block} |
|
\vfill |
826,7 → 780,7
\begin{frame} |
\frametitle{Conclusiones} |
\begin{center} |
\begin{alertblock}{Costos finales} |
\begin{block}{Costos finales} |
\begin{itemize} |
\item El costo de fabricación de un desarrollo de prototipaje es elevado |
y más si se trabajo con tecnologías no |
833,27 → 787,42
comercializadas en la región. |
\item No encontramos limitaciones o dependencia sobre herramientas de \textsl{software}. |
\end{itemize} |
\end{alertblock} |
\end{block} |
|
\pause{} |
|
\begin{tabular}{|l |l |} |
\hline |
Placa & Costo (\$)\\ |
\hline \hline |
\begin{block}{Consideraciones para versiones futuras} |
\begin{itemize} |
\item Sistema de alimentación. |
\item Revisar la FPGA a utilizar. |
\item Memoria de configuración. |
\end{itemize} |
\end{block} |
|
PHRboard & 73.44946 \\ |
\hline |
S3Power & 25.87200\\ |
\hline |
OOCDLink & 18.79393 \\ |
\hline |
Total (en Dólares) & \textbf{118.11539} \\ |
\hline |
\end{tabular} |
% \begin{tabular}{|l |l |} |
% \hline |
% Placa & Costo (\$)\\ |
% \hline \hline |
|
% PHRboard & 73.44946 \\ |
% \hline |
% S3Power & 25.87200\\ |
% \hline |
% OOCDLink & 18.79393 \\ |
% \hline |
% Total (en Dólares) & \textbf{118.11539} \\ |
% \hline |
% \end{tabular} |
|
\end{center} |
\end{frame} |
|
% \begin{frame} |
% \frametitle{Conclusiones} |
|
|
% \end{frame} |
|
\begin{frame} |
\frametitle{Conclusiones} |
\begin{center} |
869,12 → 838,12
|
\subsection{Comunidad} %%%%%%%%%%%%%%%% |
|
\begin{frame} |
\frametitle{Comunidad de hardware abierto} |
\begin{center} |
\includegraphics[width=0.6\textwidth]{images-from-uEA2014/oc.jpg} |
\end{center} |
\end{frame} |
% \begin{frame} |
% \frametitle{Comunidad de hardware abierto} |
% \begin{center} |
% \includegraphics[width=0.6\textwidth]{images-from-uEA2014/oc.jpg} |
% \end{center} |
% \end{frame} |
|
% \begin{frame} |
% \frametitle{Otros proyectos Open Hardware} |
890,24 → 859,24
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{Otros proyectos Open Hardware - OpenRISC} |
\begin{center} |
\begin{block}{OpenRISC} |
El objetivo del proyecto es crear un procesador abierto de código abierto y libre |
\end{block} |
% \begin{frame} |
% \frametitle{Otros proyectos Open Hardware - OpenRISC} |
% \begin{center} |
% \begin{block}{OpenRISC} |
% El objetivo del proyecto es crear un procesador abierto de código abierto y libre |
% \end{block} |
|
\begin{block}{El proyecto proporciona ...} |
\begin{itemize} |
\item un arquitectura abierta RISC con funciones de DSP |
\item un conjunto de implementaciones de código abierto sobre una arquitectura RISC |
\item un completo de herramientas de desarrollo (SW) de código abierto. Además de librerías, OS y aplicaciones |
\end{itemize} |
% \begin{block}{El proyecto proporciona ...} |
% \begin{itemize} |
% \item un arquitectura abierta RISC con funciones de DSP |
% \item un conjunto de implementaciones de código abierto sobre una arquitectura RISC |
% \item un completo de herramientas de desarrollo (SW) de código abierto. Además de librerías, OS y aplicaciones |
% \end{itemize} |
|
\end{block} |
% \end{block} |
|
\end{center} |
\end{frame} |
% \end{center} |
% \end{frame} |
|
\begin{frame} |
\frametitle{Otros proyectos Open Hardware - Arduino} |