OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

Compare Revisions

  • This comparison shows the changes necessary to convert path 
    /phr
    from Rev 301 to Rev 302
    ↔ Reverse comparison
  •

Rev 301 → Rev 302

/trunk/doc/informe-tesis/phd-thesis-template-master/ProyectoPHR/ProyectoPHR.tex
1004,7 → 1004,7
\item PHRBoard
\end{itemize}
 
Las primeras dos placas ya fueron testeadas anteriormente pero en estas versiones se presentan cambios que no son significativos. La última placa es la continuación del desarrollo llevado anteriormente con la placa FPGA (PHR version BETA)\cite{schedule_2012-08-24}.
Las primeras dos placas ya fueron testeadas anteriormente pero en estas versiones se presentan cambios que no son significativos. La última placa es la continuación del desarrollo llevado anteriormente con la placa FPGA (PHR version BETA)\cite{schedule1}.
 
En la descripción de cada una de las placas armadas se marcarán las \emph{modificaciones} necesarias para mejorar las próximas versiones.
 
1043,7 → 1043,7
\subsubsection{Modificaciones}
\label{sec:oocdlink-modif}
 
La placa OOCDLink fue la primera en ser armada y probada. Sobre esta placa se realizó un reporte \cite{schedule_2012-03-20} donde se explica como usar con diferentes placas que implementan el protocolo JTAG para la programación y depuración del dispositivo central utilizado. En el proceso de testeo se encontraron varios cambios a implementar en las nuevas versiones. A continuación se describen los más relevantes.
La placa OOCDLink fue la primera en ser armada y probada. Sobre esta placa se realizó un reporte \cite{schedule1} donde se explica como usar con diferentes placas que implementan el protocolo JTAG para la programación y depuración del dispositivo central utilizado. En el proceso de testeo se encontraron varios cambios a implementar en las nuevas versiones. A continuación se describen los más relevantes.
 
\paragraph{Gabinete}
 
/trunk/doc/informe-tesis/phd-thesis-template-master/References/references.bib
2,6 → 2,41
% SAMPLE BIBLIOGRAPHY FILE
% ------------------------------------------------------------------------
 
% ------------------------------------------------------------------------
% Referencias Intro
% ------------------------------------------------------------------------
 
% ------------------------------------------------------------------------
% Referencias Chapter2
% ------------------------------------------------------------------------
 
@BOOK{RefPLDs1,
author = "Volnei A. Pedroni",
title = "Circuit Design with VHDL",
publisher = "MIT Press",
year = 2004 }
@BOOK{FPGA-based-imple-of-sps,
author = "Roger Woods, John McAllister, Gaye Lightbody and Ying Yi",
title = "FPGA-based Implementation of Signal Processing Systems",
publisher = "Wiley",
year = 2008 }
 
 
@BOOK{Intro-Digital-Design,
author = "Richard Haskell and Darrin Hanna",
title = "Introduccion to Digital Design -- Using Digilent FPGA Boards",
publisher = "LBE Books",
year = 2009 }
 
@article{PaperCayuela,
author = {Cayuela,~Pablo},
title = {Actualización de la currícula - Incorporación de la lógica programable en ingenierías},
journal = {JIDIS~2007},
year = {2007}
}
 
 
@MISC{XilinxUni,
author = {Xilinx},
title = {Xilinx University Program},
27,62 → 62,97
year={2006},
}
 
@article{PaperCayuela,
author = {Cayuela,~Pablo},
title = {Actualización de la currícula - Incorporación de la lógica programable en ingenierías},
journal = {JIDIS~2007},
year = {2007}
}
 
 
% ------------------------------------------------------------------------
% Referencias Antecedentes
% ------------------------------------------------------------------------
 
@BOOK{latex,
author = "Leslie Lamport",
title = "{\LaTeX:} {A} Document Preparation System",
publisher = "Addison-Wesley",
year = 1986 }
% ------------------------------------------------------------------------
% Referencias Desarrollos de Referencias
% ------------------------------------------------------------------------
@BOOK{Xilinx-MicroBoard,
author = "Avnet",
title = "Xilinx Spartan-6 FPGA LX9 MicroBoard -- User Guide",
publisher = "Avnet Inc.",
year = 2011 }
 
@BOOK{Altera-de0-nano,
author = "Altera and teraIC",
title = "DE0-Nano -- User Guide",
publisher = "Altera Inc.",
year = 2012 }
 
% ------------------------------------------------------------------------
@BOOK{Digilent-Spartan-3,
author = "Digilent",
title = "Spartan-3 Starter Kit Board -- User Guide",
publisher = "Digilent \& Xilinx.",
year = 2005 }
 
@BOOK{RefPLDs1,
author = "Volnei A. Pedroni",
title = "Circuit Design with VHDL",
publisher = "MIT Press",
year = 2004 }
%@MISC{S2proto,
%author = {},
%title = {Altera University Program -- Learning Through Innovation},
%month = jun,
%year = {2009},
%howpublished={\url{http://www.altera.com/education/univ/unv-index.html}},
%note = {Accedido: 2014-05-19}
%}
%
 
@MASTERSTHESIS{TesisPabloVale,
author={Roberto Pablo Gomez, Valeria Lovaisa Michelini},
title={Implementación de un Sistema en Chip con Microprosesador Soft-Core y Soporte Linux},
school={Facultad de Ciencias Exactas Físicas y Naturales - Universidad Nacional de Córdoba, Argentina},
year={2013},
}
 
 
% ------------------------------------------------------------------------
% Referencias ProyectoPHR
% ------------------------------------------------------------------------
@techreport{schedule3,
@techreport{schedule1,
author = "Luis A. Guanuco",
title = "Plataforma de hardware reconfigurable -- Armado, Testeo y Documentación de las placas (primeras versiones)",
title = "Plataforma de hardware reconfigurable -- Armado - Testeo y Documentación de las placas de prototipaje",
institution = "CUDAR",
%type = "",
%number = "",
%address = "",
year = "2013",
year = "2012",
month = "08",
%note = "",
}
 
@techreport{schedule2,
author = "Luis A. Guanuco",
title = "Plataforma de hardware reconfigurable -- JTAG -- Configuración OOCD-Links, (Hardware \& Software)",
institution = "CUDAR",
year = "2013",
month = "03",
}
 
@techreport{schedule3,
author = "Luis A. Guanuco",
title = "Plataforma de hardware reconfigurable -- Armado, Testeo y Documentación de las placas (primeras versiones)",
institution = "CUDAR",
%type = "",
%number = "",
%address = "",
year = "2013",
month = "08",
%note = "",
}
 
 
% ------------------------------------------------------------------------
% Referencias Costos y Financiamiento
% ------------------------------------------------------------------------
 
% ------------------------------------------------------------------------
% Referencias Programación de la PHR
% ------------------------------------------------------------------------
 
% ------------------------------------------------------------------------
% Referencias Conclusión
% ------------------------------------------------------------------------
 
% ------------------------------------------------------------------------
 
@BOOK{latex,
author = "Leslie Lamport",
title = "{\LaTeX:} {A} Document Preparation System",
publisher = "Addison-Wesley",
year = 1986 }
 
% ------------------------------------------------------------------------
 
@MASTERSTHESIS{TesisPabloVale,
author={Roberto Pablo Gomez, Valeria Lovaisa Michelini},
title={Implementación de un Sistema en Chip con Microprosesador Soft-Core y Soporte Linux},
school={Facultad de Ciencias Exactas Físicas y Naturales - Universidad Nacional de Córdoba, Argentina},
year={2013},
}
/trunk/doc/informe-tesis/phd-thesis-template-master/DesarrollosDeReferencia/DesarrollosDeReferencia.tex
28,7 → 28,7
\subsection{Xilinx Spartan-6 FPGA LX9 MicroBoard}
\label{sec:placa-xilinx-avnet}
 
La plataforma \emph{Spartan-6 FPGA LX9 MicroBoard} ofrece un completo entorno de \textsl{hardware} para que los diseñadores aceleren su tiempo de desarrollo y comercialización. Este kit presenta una estable plataforma para desarrollar y testear diseños de bajo costo/consumo de potencia sobre la familia de FPGA Xilinx Spartan-6. Esta placa contiene las siguientes características\footnote{La características se las describe tal cual las hojas de datos publicadas por los fabricantes, con su idioma original.}.
La plataforma \emph{Spartan-6 FPGA LX9 MicroBoard} ofrece un completo entorno de \textsl{hardware} para que los diseñadores aceleren su tiempo de desarrollo y comercialización\cite{Xilinx-MicroBoard}. Este kit presenta una estable plataforma para desarrollar y testear diseños de bajo costo/consumo de potencia sobre la familia de FPGA Xilinx Spartan-6. Esta placa contiene las siguientes características\footnote{La características se las describe tal cual las hojas de datos publicadas por los fabricantes, con su idioma original.}.
 
\begin{itemize}
\item FPGA
83,7 → 83,7
\subsection{Altera DE0-Nano}
\label{sec:altera-de0-nano}
 
La placa \emph{DE0-Nano} presenta una plataforma de desarrollo FPGA en un tamaño compacto adecuado para un gran rango de diseños portables, tales como robótica y móviles. EL DE0-Nano es ideal para usar con \textsl{soft processors} embebidos. Esto se debe a las potentes características que presenta con la FPGA Altera Cyclone IV (con 22,230 celdas lógicas), 32MB de SDRAM, 2 Kb de EEPROM, y un dispositivo de memoria de configuración serial de 64Mb. En fin, es un desarrollo completo con todos los recursos físicos necesarios para la evaluación y prueba de sistemas embebidos. A continuación se listan lo que ofrece esta plataforma.
La placa \emph{DE0-Nano} presenta una plataforma de desarrollo FPGA en un tamaño compacto adecuado para un gran rango de diseños portables, tales como robótica y móviles. EL DE0-Nano es ideal para usar con \textsl{soft processors} embebidos. Esto se debe a las potentes características que presenta con la FPGA Altera Cyclone IV (con 22,230 celdas lógicas), 32MB de SDRAM, 2 Kb de EEPROM, y un dispositivo de memoria de configuración serial de 64Mb. En fin, es un desarrollo completo con todos los recursos físicos necesarios para la evaluación y prueba de sistemas embebidos\cite{Altera-de0-nano}. A continuación se listan lo que ofrece esta plataforma.
 
\begin{itemize}
\item Featured device
143,7 → 143,7
\subsection{Digilent Spartan-3 Board}
\label{sec:digilent-spartan3-board}
 
La placa \emph{Spartan-3 Starter Board} proporciona una potente y autónoma plataforma de desarrollo para diseños basados en la FPGA Spartan-3 de Xilinx. Ésta cuenta con 200K compuertas, dispositivos de entrada y salidas, y una memoria SRAM rápida de 1MB; haciendo esta una perfecta plataforma para experimentar con diferentes diseños desde simples circuitos lógicos a implementación de procesadores embebidos. La placa también contiene un dispositivo PROM programable por JTAG, por lo que los diseños puede fácilmente ser no volátiles. Las características de esta plataforma se describen a continuación.
La placa \emph{Spartan-3 Starter Board} proporciona una potente y autónoma plataforma de desarrollo para diseños basados en la FPGA Spartan-3 de Xilinx. Ésta cuenta con 200K compuertas, dispositivos de entrada y salidas, y una memoria SRAM rápida de 1MB; haciendo esta una perfecta plataforma para experimentar con diferentes diseños desde simples circuitos lógicos a implementación de procesadores embebidos\cite{Digilent-Spartan-3}. La placa también contiene un dispositivo PROM programable por JTAG, por lo que los diseños puede fácilmente ser no volátiles. Las características de esta plataforma se describen a continuación.
 
\begin{itemize}
 
/trunk/doc/informe-tesis/phd-thesis-template-master/Preamble/preamble.tex
139,6 → 139,7
\usepackage{multicol}
\usepackage[table]{xcolor}
\usepackage{pdfpages}
%\usepackage[sorting=none]{biblatex}
 
\usepackage{listings}
\definecolor{light-gray}{gray}{0.9}
/trunk/doc/informe-tesis/phd-thesis-template-master/thesis.tex
172,7 → 172,8
 
% Bibliography style previews: http://nodonn.tipido.net/bibstyle.php
 
\bibliographystyle{apalike}
%\bibliographystyle{apalike}
\bibliographystyle{unsrt} % modo no ordenado (numera las referencias en función del orden que aparece en el archivo .bib
%\bibliographystyle{plainnat} % use this to have URLs listed in References
 
\cleardoublepage
/trunk/doc/informe-tesis/phd-thesis-template-master/Chapter2/chapter2.tex
16,7 → 16,7
\section{Dispositivos Lógicos Programables}
\label{sec:fund-pld}
 
Los \emph{Dispositivos Lógicos Programables} (PLDs) fueron introducidos a medidos de 1970s. La idea era construir circuitos lógicos combinacionales que fueran \emph{programables}. Contrariamente a los microprocesadores, los cuales pueden \emph{correr} un programa sobre un hardware \emph{fijo}, la programabilidad de los PLDs hace referencia a niveles de \emph{hardware}. En otras palabras, un PLD es un chip de \emph{propósitos generales} cuyo \emph{hardware} puede ser reconfigurado dependiendo de especificaciones particulares del programador.
Los \emph{Dispositivos Lógicos Programables} (PLDs) fueron introducidos a medidos de 1970s. La idea era construir circuitos lógicos combinacionales que fueran \emph{programables}. Contrariamente a los microprocesadores, los cuales pueden \emph{correr} un programa sobre un hardware \emph{fijo}, la programabilidad de los PLDs hace referencia a niveles de \emph{hardware}. En otras palabras, un PLD es un chip de \emph{propósitos generales} cuyo \emph{hardware} puede ser reconfigurado dependiendo de especificaciones particulares del programador\cite{RefPLDs1}.
 
EL primer PLD se llamaba PAL (\textsl{Programmable Array Logic}). Estos dispositivos disponían solo de compuertas lógicas (no tenían flip-flop), por lo que solo permitía la implementación de circuitos \emph{combinacionales}. Para salvar este problema, Los \emph{\textsl{registered}} PLDs fueron lanzados pocos después, los cuales incluían un flip-flop por cada salida del circuito. Con esta versión de los PAL, se podría implementar funciones \emph{secuenciales} simples.
 
313,7 → 313,7
\section{Lenguajes Descriptivos de \textsl{Hardware}}
\label{sec:fund-hdl}
 
La forma tradicional de diseñar circuitos digitales es dibujar diagramas lógicos que contengan compuertas (SSI) y funciones lógicos (MSI). Sin embargo, a fines de 1980s y comienzo de 1990s este proceso de diseño presentaba limitaciones como así algunos problemas. \emph{¿Como se puede dibujar diagramas esquemáticos que contienen cientos de miles o millones de compuertas?} Con la disponibilidad de los dispositivos lógicos programables para reemplazar sistemas donde se utilizaban integrados como los TTL, un nuevo enfoque para el diseño digital fue necesario. Las herramientas asistidas por computadoras son esenciales para diseñar circuitos digitales en la actualidad. Es claro que en las últimas décadas los ingenieros digitales de hoy diseñan sistemas digitales mediante la utilización de \textsl{software}! Esto es un importante cambio de paradigma del tradicional método empleado para el diseño de sistemas digitales.
La forma tradicional de diseñar circuitos digitales es dibujar diagramas lógicos que contengan compuertas (SSI) y funciones lógicos (MSI). Sin embargo, a fines de 1980s y comienzo de 1990s este proceso de diseño presentaba limitaciones como así algunos problemas. \emph{¿Como se puede dibujar diagramas esquemáticos que contienen cientos de miles o millones de compuertas?} Con la disponibilidad de los dispositivos lógicos programables para reemplazar sistemas donde se utilizaban integrados como los TTL, un nuevo enfoque para el diseño digital fue necesario. Las herramientas asistidas por computadoras son esenciales para diseñar circuitos digitales en la actualidad. Es claro que en las últimas décadas los ingenieros digitales de hoy diseñan sistemas digitales mediante la utilización de \textsl{software}! Esto es un importante cambio de paradigma del tradicional método empleado para el diseño de sistemas digitales\cite{Intro-Digital-Design}.
 
Actualmente los diseñadores digitales usan \emph{Lenguajes Descriptivos de \textsl{Hardware}} (HDLs) para diseñar sistemas digitales. Los lenguajes más utilizados son \emph{VHDL} y \emph{Verilog}. Ambos lenguajes descriptivos permiten al usuario diseñar sistemas digitales mediante la escritura de código que describen el comportamiento de un circuito digital. Este código puede ser utilizado tanto para \emph{simular} la operación del circuito y \emph{sintetizar} también implementarse dicho circuito en un CPLD, una FPGA o en un circuito integrado de aplicaciones específica (ASCI).
 
358,7 → 358,7
\section{Influencia de la Programabilidad}
\label{sec:infl-program}
 
En muchos textos la ley de Moore es usada para destacar la evolución de la tecnología de silicio en la industria de los dispositivos semiconductores. Poro hay otro interesante punto de vista particularmente para los dispositivos PLDs, la \emph{onda de Makimoto} que fue publicada por primera vez en Enero de 1991 por la revista \textsl{Electronics Weekly}. Este concepto se basa en la observación de Tsugio Makimoto quién notó que la tecnología se desplazaba entre la \emph{estandarización} y la \emph{personalización} (véase la Figura \ref{fig:makimoto-wave}). En el comienzo de la década de 1960s, un número de componentes estándares fueron desarrollados, llamados series lógicas 7400 (por Texas Instruments). Dispositivos que servían para crear diversas aplicaciones digitales. Entrada la década de 1970s, la época de los dispositivos personalizados (LSI, siglas en inglés de \textsl{Low-Scape Integration}) comenzó a desarrollarse donde los chips eran creados para aplicaciones específicas como ser una calculadora. El chip fue incrementando su nivel de integración y así fue que nació el termino integración a media escala (MSI, siglas en inglés de \textsl{Medium-Scale Integration}). La evolución de los microprocesadores en la década de 1970s llevó a la estandarización de chips que fueran usados para un amplio rango de aplicaciones. Es entonces que en 1980s nació el ASIC (\textsl{Application-Specific Integrated Circuit}) donde el diseñador podría superar la limitación de la secuencialidad de los microprocesadores, quienes poseían varias limitaciones en aplicaciones en DSP (\textsl{Digital Signal Processing}) donde se requería un mayor nivel de cálculos. La aparición de la FPGA como un dispositivo con la capacidad de proporcionar recursos lógicos necesarios para conectar varios componentes entre sí llevo a que se conviertan en dispositivos populares.
En muchos textos la ley de Moore es usada para destacar la evolución de la tecnología de silicio en la industria de los dispositivos semiconductores. Poro hay otro interesante punto de vista particularmente para los dispositivos PLDs, la \emph{onda de Makimoto} que fue publicada por primera vez en Enero de 1991 por la revista \textsl{Electronics Weekly} \cite{FPGA-based-imple-of-sps}. Este concepto se basa en la observación de Tsugio Makimoto quién notó que la tecnología se desplazaba entre la \emph{estandarización} y la \emph{personalización} (véase la Figura \ref{fig:makimoto-wave}). En el comienzo de la década de 1960s, un número de componentes estándares fueron desarrollados, llamados series lógicas 7400 (por Texas Instruments). Dispositivos que servían para crear diversas aplicaciones digitales. Entrada la década de 1970s, la época de los dispositivos personalizados (LSI, siglas en inglés de \textsl{Low-Scape Integration}) comenzó a desarrollarse donde los chips eran creados para aplicaciones específicas como ser una calculadora. El chip fue incrementando su nivel de integración y así fue que nació el termino integración a media escala (MSI, siglas en inglés de \textsl{Medium-Scale Integration}). La evolución de los microprocesadores en la década de 1970s llevó a la estandarización de chips que fueran usados para un amplio rango de aplicaciones. Es entonces que en 1980s nació el ASIC (\textsl{Application-Specific Integrated Circuit}) donde el diseñador podría superar la limitación de la secuencialidad de los microprocesadores, quienes poseían varias limitaciones en aplicaciones en DSP (\textsl{Digital Signal Processing}) donde se requería un mayor nivel de cálculos. La aparición de la FPGA como un dispositivo con la capacidad de proporcionar recursos lógicos necesarios para conectar varios componentes entre sí llevo a que se conviertan en dispositivos populares.
 
\begin{figure}
\centering

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.