OpenCores
URL https://opencores.org/ocsvn/open8_urisc/open8_urisc/trunk

Subversion Repositories open8_urisc

[/] [open8_urisc/] [trunk/] [gnu/] [binutils/] [ld/] [testsuite/] [ld-m68hc11/] [adj-brset.d] - Diff between revs 75 and 166

Only display areas with differences | Details | Blame | View Log

Rev 75 Rev 166
#source: adj-brset.s
#source: adj-brset.s
#as: -m68hc11
#as: -m68hc11
#ld: --relax
#ld: -m m68hc11elf --relax
#objdump: -d --prefix-addresses -r
#objdump: -d --prefix-addresses -r
#target: m6811-*-* m6812-*-*
 
 
 
.*: +file format elf32\-m68hc11
.*: +file format elf32\-m68hc11
Disassembly of section .text:
Disassembly of section .text:
0+8000 <_start> brclr   140,x \#\$c8 0+804a 
0+8000 <_start> brclr   140,x \#\$c8 0+804a 
0+8004  addd    \*0+4 <_toto>
0+8004  addd    \*0+4 <_toto>
0+8006  brclr   20,x \#\$03 0+8004 
0+8006  brclr   20,x \#\$03 0+8004 
0+800a  brclr   90,x \#\$63 0+801a 
0+800a  brclr   90,x \#\$63 0+801a 
0+800e  addd    \*0+4 <_toto>
0+800e  addd    \*0+4 <_toto>
0+8010  brclr   19,y \#\$04 0+800e 
0+8010  brclr   19,y \#\$04 0+800e 
0+8015  brclr   91,y \#\$62 0+8024 
0+8015  brclr   91,y \#\$62 0+8024 
0+801a  addd    \*0+4 <_toto>
0+801a  addd    \*0+4 <_toto>
0+801c  brset   18,x \#\$05 0+801a 
0+801c  brset   18,x \#\$05 0+801a 
0+8020  brset   92,x \#\$61 0+8030 
0+8020  brset   92,x \#\$61 0+8030 
0+8024  addd    \*0+4 <_toto>
0+8024  addd    \*0+4 <_toto>
0+8026  brset   17,y \#\$06 0+8024 
0+8026  brset   17,y \#\$06 0+8024 
0+802b  brset   93,y \#\$60 0+8030 
0+802b  brset   93,y \#\$60 0+8030 
0+8030  addd    \*0+4 <_toto>
0+8030  addd    \*0+4 <_toto>
0+8032  brset   \*0+32 <_table> \#\$07 0+8030 
0+8032  brset   \*0+32 <_table> \#\$07 0+8030 
0+8036  brset   \*0+3c <_table\+0xa> \#\$5f 0+8044 
0+8036  brset   \*0+3c <_table\+0xa> \#\$5f 0+8044 
0+803a  addd    \*0+4 <_toto>
0+803a  addd    \*0+4 <_toto>
0+803c  brclr   \*0+33 <_table\+0x1> \#\$08 0+803a 
0+803c  brclr   \*0+33 <_table\+0x1> \#\$08 0+803a 
0+8040  brset   \*0+3d <_table\+0xb> \#\$5e 0+804a 
0+8040  brset   \*0+3d <_table\+0xb> \#\$5e 0+804a 
0+8044  addd    \*0+4 <_toto>
0+8044  addd    \*0+4 <_toto>
0+8046  brclr   \*0+33 <_table\+0x1> \#\$08 0+803a 
0+8046  brclr   \*0+33 <_table\+0x1> \#\$08 0+803a 
0+804a  brclr   140,x \#\$c8 0+8000 <_start>
0+804a  brclr   140,x \#\$c8 0+8000 <_start>
0+804e  rts
0+804e  rts
 
 

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.