%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
\section[Antecedentes]{Antecedentes}
|
\section[Antecedentes]{Antecedentes}
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
|
\subsection{Conceptos básicos}
|
\subsection{Conceptos básicos}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{La formación académica en Ingeniería Electrónica}
|
\frametitle{La formación académica en Ingeniería Electrónica}
|
\begin{center}
|
\begin{center}
|
\begin{block}{Área de Técnicas Digitales}
|
\begin{block}{Área de Técnicas Digitales}
|
Las \emph{técnicas digitales} se presentan en los últimos cuatro años de ingeniería.
|
Las \emph{técnicas digitales} se presentan en los últimos cuatro años de ingeniería.
|
\end{block}
|
\end{block}
|
|
|
\pause{}
|
\pause{}
|
\vfill{}
|
\vfill{}
|
|
|
\begin{block}{Sistemas Digitales (definición)}
|
\begin{block}{Sistemas Digitales (definición)}
|
Un sistema digital es un conjunto de dispositivos destinados a la generación, transmisión, manejo, procesamiento o almacenamiento de señales digitales.
|
Un sistema digital es un conjunto de dispositivos destinados a la generación, transmisión, manejo, procesamiento o almacenamiento de señales digitales.
|
\end{block}
|
\end{block}
|
|
|
\pause{}
|
|
\vfill{}
|
|
|
|
\begin{block}{Señal Digital (un ejemplo simple)}
|
|
La llave de la luz sólo puede tomar dos valores o estados: abierto o cerrado
|
|
\end{block}
|
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Cátedras de Técnicas Digitales}
|
\frametitle{Cátedras de Técnicas Digitales}
|
\begin{center}
|
\begin{center}
|
\begin{block}{Niveles}
|
\begin{block}{Niveles}
|
\begin{description}
|
\begin{description}
|
\item[3$^{er.}$ Año] \textbf<2>{Técnicas Digitales I}
|
\item[3$^{er.}$ Año] \textbf<2>{Técnicas Digitales I}
|
\item[4$^{to.}$ Año] Técnicas Digitales II
|
\item[4$^{to.}$ Año] Técnicas Digitales II
|
\item[5$^{to.}$ Año] Técnicas Digitales III
|
\item[5$^{to.}$ Año] Técnicas Digitales III
|
\item[6$^{to.}$ Año] \textbf<2>{Técnicas Digitales IV (Electiva)}
|
\item[6$^{to.}$ Año] \textbf<2>{Técnicas Digitales IV (Electiva)}
|
\end{description}
|
\end{description}
|
\end{block}
|
\end{block}
|
|
|
\pause{}
|
\pause{}
|
\vfill{}
|
\vfill{}
|
|
|
\begin{block}{Ventajas de los Dispositivos Lógicos Programables (PLDs)}
|
\begin{block}{Ventajas de los Dispositivos Lógicos Programables (PLDs)}
|
\begin{itemize}
|
\begin{itemize}
|
\item Flexibilidad en el diseño
|
\item Flexibilidad en el diseño
|
\item Costos reducidos
|
\item Costos reducidos
|
\item Aumenta la fiabilidad del diseño
|
\item Aumenta la fiabilidad del diseño
|
\item Reduce espacio (placas PCBs)
|
\item Reduce espacio (placas PCBs)
|
\end{itemize}
|
\end{itemize}
|
\end{block}
|
\end{block}
|
|
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Estado de las tecnologías PLDs en Argentina}
|
\frametitle{Estado de las tecnologías PLDs en Argentina}
|
\begin{center}
|
\begin{center}
|
\begin{block}{}
|
\begin{block}{}
|
En nuestra región las tecnologías PLDs se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa, aeroespaciales, comunicaciones están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos.
|
En nuestra región las tecnologías PLDs se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa, aeroespaciales, comunicaciones están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos.
|
\end{block}
|
\end{block}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
\subsection{Antecedentes} %%%%%%%%%%%%%%%%%%%%%%%%%%%
|
\subsection{Antecedentes} %%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Del MiniLab al Kit CPLD}
|
|
\begin{center}
|
|
\begin{block}{MiniLab}
|
|
Primer acercamiento con el diseño de sistemas digitales
|
|
\end{block}
|
|
\pause{}
|
|
\vfill{}
|
|
\begin{block}{Kit CPLD}
|
|
Adquisición del concepto de la lógica programable
|
|
\end{block}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
%-------------- FRAME -----------------
|
|
\begin{frame}
|
|
\frametitle{MiniLab}
|
\frametitle{MiniLab}
|
\begin{center}
|
\begin{center}
|
\includegraphics[width=0.8\textheight]{minilab}
|
\includegraphics[width=0.8\textheight]{minilab}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Kit de Desarrollo Educativo con CPLD}
|
\frametitle{Kit de Desarrollo Educativo con CPLD}
|
\begin{center}
|
\begin{center}
|
\begin{block}{CUDAR: Desarrollo y transferencia}
|
\begin{block}{CUDAR: Desarrollo y transferencia}
|
CUDAR incentivó a la generación de plataformas educativas y abiertos para transferir a los laboratorios
|
CUDAR incentivó a la generación de plataformas educativas y abiertos para transferir a los laboratorios
|
\end{block}
|
\end{block}
|
|
|
\pause{}
|
\pause{}
|
\vfill{}
|
\vfill{}
|
|
|
\begin{block}{Objetivos}
|
\begin{block}{Objetivos}
|
\begin{description}
|
\begin{description}
|
\item[Enseñanza:] Uso sencillo y práctico para quienes se inician en el diseño digital
|
\item[Enseñanza:] Uso sencillo y práctico para quienes se inician en el diseño digital
|
\item[\textsl{Hardware} abierto:] Permita el beneficio de usuarios y desarrolladores de la plataforma
|
\item[\textsl{Hardware} abierto:] Permita el beneficio de usuarios y desarrolladores de la plataforma
|
\end{description}
|
\end{description}
|
\end{block}
|
\end{block}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Kit de Desarrollo Educativo con CPLD}
|
\frametitle{Kit de Desarrollo Educativo con CPLD}
|
\begin{center}
|
\begin{center}
|
\includegraphics<1>[width=0.9\textwidth]{block1cpld}
|
\includegraphics<1>[width=0.9\textwidth]{block1cpld}
|
\includegraphics<2>[width=0.9\textwidth]{block2cpld}
|
\includegraphics<2>[width=0.9\textwidth]{block2cpld}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
\begin{center}
|
\begin{center}
|
%\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
|
%\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
|
%\includegraphics[height=0.4\textheight]{kit_cpld.png}
|
%\includegraphics[height=0.4\textheight]{kit_cpld.png}
|
\includegraphics[width=\textwidth]{kit-cpld-foto}
|
\includegraphics[width=\textwidth]{kit-cpld-foto}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Plataformas comerciales}
|
\frametitle{Plataformas comerciales}
|
% \transfade
|
% \transfade
|
\begin{columns}[onlytextwidth]
|
\begin{columns}[onlytextwidth]
|
|
|
\begin{column}{0.4\textwidth}
|
\begin{column}{0.4\textwidth}
|
\centering
|
\centering
|
\vfill
|
\vfill
|
\includegraphics<1>[width=0.5\textwidth]{digilent}%
|
\includegraphics<1>[width=0.5\textwidth]{digilent}%
|
\hfill
|
\hfill
|
\includegraphics<1>[width=\textwidth]{BASYS2-top-400}%
|
\includegraphics<1>[width=\textwidth]{BASYS2-top-400}%
|
\vfill
|
\vfill
|
\includegraphics<2>[width=0.5\textwidth]{altera-logo}%
|
\includegraphics<2>[width=0.5\textwidth]{altera-logo}%
|
\hfill
|
\hfill
|
\includegraphics<2>[width=\textwidth]{de0-nano}%
|
\includegraphics<2>[width=\textwidth]{de0-nano}%
|
\vfill
|
\vfill
|
\includegraphics<3>[width=0.5\textwidth]{avnetlogo}%
|
\includegraphics<3>[width=0.5\textwidth]{avnetlogo}%
|
\hfill
|
\hfill
|
\includegraphics<3>[width=\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}%
|
\includegraphics<3>[width=\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}%
|
\vfill
|
\vfill
|
\end{column}
|
\end{column}
|
|
|
\begin{column}{0.55\textwidth}
|
\begin{column}{0.55\textwidth}
|
\only<1>{
|
\only<1>{
|
\begin{itemize}
|
\begin{itemize}
|
\item Xilinx Spartan 3-E FPGA, 100K gates
|
\item Xilinx Spartan 3-E FPGA, 100K gates
|
\item Multiplicadores, RAM y 500MHz+
|
\item Multiplicadores, RAM y 500MHz+
|
\item Puerto USB 2 full-speed (configuración y transferencia)
|
\item Puerto USB 2 full-speed (configuración y transferencia)
|
\item Memoria de Configuración Flash PROM XCF02
|
\item Memoria de Configuración Flash PROM XCF02
|
\item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA
|
\item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA
|
\end{itemize}
|
\end{itemize}
|
}
|
}
|
|
|
\only<2>{
|
\only<2>{
|
\begin{itemize}
|
\begin{itemize}
|
\item Cyclone IV EP4CE22F17C6N, 22,320 LEs
|
\item Cyclone IV EP4CE22F17C6N, 22,320 LEs
|
\item Multiplicadores, RAM y 4 PLLs
|
\item Multiplicadores, RAM y 4 PLLs
|
\item Memoria de configuración EPCS16, SDRAM 32MB, EEPROM 2Kb (I2C)
|
\item Memoria de configuración EPCS16, SDRAM 32MB, EEPROM 2Kb (I2C)
|
\item 8 LEDs, 2 pulsadores,
|
\item 8 LEDs, 2 pulsadores,
|
\item Sensores: Acelerómetro de 3 ejes ADI ADXL345, ADC ADC128S022 de 12-bits/8-canales
|
\item Sensores: Acelerómetro de 3 ejes ADI ADXL345, ADC ADC128S022 de 12-bits/8-canales
|
\item Alimentación: USB (5 V), cable DC 5-V
|
\item Alimentación: USB (5 V), cable DC 5-V
|
\end{itemize}
|
\end{itemize}
|
}
|
}
|
|
|
\only<3>{
|
\only<3>{
|
\begin{itemize}
|
\begin{itemize}
|
\item Spartan-6 XC6SLX9-2CSG324C FPGA
|
\item Spartan-6 XC6SLX9-2CSG324C FPGA
|
\item Memoria de configuración SPI flash 128Mb, SDRAM 64MB
|
\item Memoria de configuración SPI flash 128Mb, SDRAM 64MB
|
\item 10/100 Ethernet PHY
|
\item 10/100 Ethernet PHY
|
\item Sistema de alimentación (3-rail) con indicador de estado
|
\item Sistema de alimentación (3-rail) con indicador de estado
|
\item 4 LEDs, llave DIP 4-bit
|
\item 4 LEDs, llave DIP 4-bit
|
\end{itemize}
|
\end{itemize}
|
}
|
}
|
\end{column}
|
\end{column}
|
|
|
\end{columns}
|
\end{columns}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Recursos físicos Abierto (\textsl{Open Hardware})}
|
\frametitle{Recursos físicos Abierto (\textsl{Open Hardware})}
|
\begin{center}
|
\begin{center}
|
\includegraphics[width=0.9\textwidth]{Ohw-logo.pdf}
|
\includegraphics[width=0.9\textwidth]{Ohw-logo.pdf}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
\begin{frame}
|
\frametitle{FPGALibre.sourceforge.net}
|
\frametitle{FPGALibre.sourceforge.net}
|
\begin{center}
|
\begin{center}
|
\includegraphics[width=\textwidth]{fpgalibreweb}
|
\includegraphics[width=\textwidth]{fpgalibreweb}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%-------------- FRAME -----------------
|
%-------------- FRAME -----------------
|
\begin{frame}
|
|
\frametitle{S3PROTO}
|
|
\begin{center}
|
|
|
|
\begin{block}{Características}
|
|
\begin{itemize}
|
|
\item Dispositivo FPGA capaz de alojar diseños digitales de
|
|
mediana y alta complejidad (1600K compuertas).
|
|
\item Desarrollada con herramientas de \emph{software libre}
|
|
(Kicad).
|
|
\item PCB de 4 capas fabricado por una empresa nacional.
|
|
\item Chip BGA soldado en el laboratorio con equipo infrarrojo
|
|
accesible.
|
|
\item Información de desarrollo y archivos de diseño disponibles
|
|
para libre uso, réplica y modificación.
|
|
\end{itemize}
|
|
\end{block}
|
|
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{S3PROTO}
|
\frametitle{S3PROTO}
|
% \transfade
|
% \transfade
|
\begin{columns}[onlytextwidth]
|
\begin{columns}[onlytextwidth]
|
\begin{column}{0.5\textwidth}
|
\begin{column}{0.5\textwidth}
|
\centering
|
\centering
|
\vfill
|
\vfill
|
\includegraphics<1-2>[width=\textwidth]{s3proto-bloque}%
|
\includegraphics<1>[width=\textwidth]{s3proto}%
|
\includegraphics<3>[width=0.8\textwidth]{s3power_inti}%
|
\includegraphics<2>[width=0.8\textwidth]{s3power_inti}%
|
\vfill
|
\vfill
|
\end{column}
|
\end{column}
|
|
|
\begin{column}{0.5\textwidth}
|
\begin{column}{0.5\textwidth}
|
\only<1>{
|
\only<1>{
|
\vfill
|
|
\includegraphics[width=\textwidth]{s3proto}%
|
|
\vfill
|
|
}
|
|
|
|
\only<2>{
|
|
\begin{itemize}
|
\begin{itemize}
|
\item FPGA Xilinx Spartan 3E
|
\item FPGA Xilinx Spartan 3E
|
(XC3S1600E)
|
(XC3S1600E)
|
\item 2 Memorias de configuración XCF04S
|
\item 2 Memorias de configuración XCF04S
|
(4+4 Mbit).
|
(4+4 Mbit).
|
\item USB Transceiver de 12 Mb/s
|
\item USB Transceiver de 12 Mb/s
|
(Full Speed)
|
(Full Speed)
|
\item 2 Puertos seriales RS232 de hasta
|
\item 2 Puertos seriales RS232 de hasta
|
300Kbps
|
300Kbps
|
\item 4 Pulsadores, 5 Dip switch, 4 LEDs
|
\item 4 Pulsadores, 5 Dip switch, 4 LEDs
|
\item 1 Puerto JTAG.
|
\item 1 Puerto JTAG.
|
\item 26 Pines de I/O.
|
\item 26 Pines de I/O.
|
\item Alimentación simple de 5V.
|
\item Alimentación simple de 5V.
|
\end{itemize}
|
\end{itemize}
|
}
|
}
|
|
|
\only<3>{
|
\only<2>{
|
Módulo de alimentación para las
|
Módulo de alimentación para las
|
familias Spartan 3. Está basado
|
familias Spartan 3. Está basado
|
en el chip TPS75003 y sigue los
|
en el chip TPS75003 y sigue los
|
mismos criterios que la tarjeta
|
mismos criterios que la tarjeta
|
S3PROTO-MINI.
|
S3PROTO-MINI.
|
Se trata de un impreso doble faz,
|
Se trata de un impreso doble faz,
|
de 3x5 cm que se acopla a la
|
de 3x5 cm que se acopla a la
|
parte posterior de la S3PROTO-
|
parte posterior de la S3PROTO-
|
MINI para proveerla de las
|
MINI para proveerla de las
|
tensiones necesarias:
|
tensiones necesarias:
|
\begin{itemize}
|
\begin{itemize}
|
\item 1,25 V / 2,5 A (Vcore)
|
\item 1,25 V / 2,5 A (Vcore)
|
\item 3,3 V / 2,5 A (Vcco)
|
\item 3,3 V / 2,5 A (Vcco)
|
\item 2,4 V / 200 mA (Vaux)
|
\item 2,4 V / 200 mA (Vaux)
|
\end{itemize}
|
\end{itemize}
|
}
|
}
|
\end{column}
|
\end{column}
|
|
|
\end{columns}
|
\end{columns}
|
\end{frame}
|
\end{frame}
|
|
|
