A continuación se agrega información útil sobre las placas diseñadas. Particularmente se agrega en función de los tags generados en el repositorio SVN.
|
A continuación se agrega información útil sobre las placas diseñadas. Particularmente se agrega en función de los tags generados en el repositorio SVN.
|
|
|
/////////////////////////////////////////////////////////////////////////////
|
/////////////////////////////////////////////////////////////////////////////
|
vie ago 2 16:07:03 ART 2013
|
vie ago 2 16:07:03 ART 2013
|
|
|
== Directorios ==
|
== Directorios ==
|
drwxr-xr-x 3 luis luis 4096 jul 10 2012 BASE
|
drwxr-xr-x 3 luis luis 4096 jul 10 2012 BASE
|
drwxr-xr-x 4 luis luis 4096 jul 10 2012 DOC
|
drwxr-xr-x 4 luis luis 4096 jul 10 2012 DOC
|
drwxr-xr-x 6 luis luis 4096 jul 10 2012 envios
|
drwxr-xr-x 6 luis luis 4096 jul 10 2012 envios
|
drwxr-xr-x 9 luis luis 4096 ago 2 15:51 FPGA
|
drwxr-xr-x 9 luis luis 4096 ago 2 15:51 FPGA
|
drwxr-xr-x 5 luis luis 4096 jul 11 2012 MOD
|
drwxr-xr-x 5 luis luis 4096 jul 11 2012 MOD
|
drwxr-xr-x 8 luis luis 4096 ago 2 15:56 OOCD_placa
|
drwxr-xr-x 8 luis luis 4096 ago 2 15:56 OOCD_placa
|
drwxr-xr-x 10 luis luis 4096 ago 2 15:56 OT-CPLD
|
drwxr-xr-x 10 luis luis 4096 ago 2 15:56 OT-CPLD
|
drwxr-xr-x 6 luis luis 4096 ago 2 15:58 s3power
|
drwxr-xr-x 6 luis luis 4096 ago 2 15:58 s3power
|
|
|
== FIXMEs ==
|
== FIXMEs ==
|
Se describen los problemas que se deben corregir para las nuevas versiones de las placas.
|
Se describen los problemas que se deben corregir para las nuevas versiones de las placas.
|
|
|
=== FPGA ===
|
=== FPGA ===
|
Se debe cambiar el layer donde se colocó la placa S3power ya que el mismo se ha colocado invertido y los LEDs indicadores de la S3power miraban hacia dentro.
|
Se debe cambiar el layer donde se colocó la placa S3power ya que el mismo se ha colocado invertido y los LEDs indicadores de la S3power miraban hacia dentro.
|
El pin VCCJ de la memoria xcf01s se encontraba mal conectado, debería tener el mismo potencial que los puertos JTAG de la FPGA.
|
El pin VCCJ de la memoria xcf01s se encontraba mal conectado, debería tener el mismo potencial que los puertos JTAG de la FPGA.
|
Cambiar el oscilador por uno SMD.
|
Cambiar el oscilador por uno SMD.
|
Revisar los resistores pull-up/down que se necesitan para la configuración de la FPGA (INIT_B, PUDC, PROG_B, etc.).
|
Revisar los resistores pull-up/down que se necesitan para la configuración de la FPGA (INIT_B, PUDC, PROG_B, etc.).
|
|
|
=== OOCD-placa ===
|
=== OOCD-placa ===
|
Revisar de colocar resistores pull-ups para las señales JTAG.
|
Revisar de colocar resistores pull-ups para las señales JTAG.
|
Estudiar la posibilidad de reemplazar el FT2232D por el FT232H, que es un solo puerto dedicado a JTAG y no tiene dos canales como el FT2232D.
|
Estudiar la posibilidad de reemplazar el FT2232D por el FT232H, que es un solo puerto dedicado a JTAG y no tiene dos canales como el FT2232D.
|
Como se pretende que sea una placa independiente, podría optarse por cambiar las dimensiones de la placa para ponerlo en un gabinete, en tal caso, debería cambiarse los package de los LED para montarlo sobre el gabinete mencionado.
|
Como se pretende que sea una placa independiente, podría optarse por cambiar las dimensiones de la placa para ponerlo en un gabinete, en tal caso, debería cambiarse los package de los LED para montarlo sobre el gabinete mencionado.
|
En el caso que se pretenda alimentar desde USB, debería estudiarse la posibilidad de transferir la tensión por el mismo cable JTAG en algunos de los pines que no tenga utilidad alguna. Lamentablemente lo más seguro es que tengamos que alimentar individualmente la placa FPGA y de ahí alimentar la OOCD-Link, ya que la alimentar del puerto USB deberíamos embeber ésta placa en la de la FPGA.
|
En el caso que se pretenda alimentar desde USB, debería estudiarse la posibilidad de transferir la tensión por el mismo cable JTAG en algunos de los pines que no tenga utilidad alguna. Lamentablemente lo más seguro es que tengamos que alimentar individualmente la placa FPGA y de ahí alimentar la OOCD-Link, ya que la alimentar del puerto USB deberíamos embeber ésta placa en la de la FPGA.
|
|
|
=== OT-CPLD ===
|
=== OT-CPLD ===
|
Se debe cambiar el circuito del LED indicador del regulador de tensión. Además se debe cambiar los pines del conector JTAG. Actualmente el mismo conector se utiliza para la alimentación de la placa, cuando debería ser exclusivo para las señanes JTAG (TMS, TDI, TDO, TCK, VREF y GND).
|
Se debe cambiar el circuito del LED indicador del regulador de tensión. Además se debe cambiar los pines del conector JTAG. Actualmente el mismo conector se utiliza para la alimentación de la placa, cuando debería ser exclusivo para las señanes JTAG (TMS, TDI, TDO, TCK, VREF y GND).
|
Se puede agregar a la versión nueva un dispositivo de clock como también un pulsador y LED de prueba en montaje superficial.
|
Se puede agregar a la versión nueva un dispositivo de clock como también un pulsador y LED de prueba en montaje superficial.
|
|
|
=== MOD ===
|
=== MOD ===
|
Aún no se realizaron estas placas por lo que no sabemos si son versiones finales, como por ejemplo lo es S3power.
|
Aún no se realizaron estas placas por lo que no sabemos si son versiones finales, como por ejemplo lo es S3power.
|
|
|
|
|
/////////////////////////////////////////////////////////////////////////////
|
/////////////////////////////////////////////////////////////////////////////
|
|
|
lun may 5 23:16:34 ART 2014
|
lun may 5 23:16:34 ART 2014
|
|
|
== BASE ==
|
== BASE ==
|
Se elimina el directorio "BASE" que se pensaba utilizar antes.
|
Se elimina el directorio "BASE" que se pensaba utilizar antes.
|
|
|
|
|
== PHRBoard ==
|
== PHRBoard ==
|
La primera versión se armó pero presentaron dos problemas importantes.
|
La primera versión se armó pero presentaron dos problemas importantes.
|
1- Se asignó a dos puertos "solo entradas" como "salidas".
|
1- Se asignó a dos puertos "solo entradas" como "salidas".
|
2- El segundo problema es que se realizaron las placas con un espesor erroneo. El tamaño correcto sería 1.6mm y se fabricó con un espesor de 0.4mm.
|
2- El segundo problema es que se realizaron las placas con un espesor erroneo. El tamaño correcto sería 1.6mm y se fabricó con un espesor de 0.4mm.
|
Se realizó una nueva versión de la placa con las correcciones de los problemas anteriormente enunciadas. Además se mejoró la serigrafía con anotaciones más claras y se eliminaron algunos resistores que se pusieron de más.
|
Se realizó una nueva versión de la placa con las correcciones de los problemas anteriormente enunciadas. Además se mejoró la serigrafía con anotaciones más claras y se eliminaron algunos resistores que se pusieron de más.
|
|
|
|
|
/////////////////////////////////////////////////////////////////////////////
|
/////////////////////////////////////////////////////////////////////////////
|
|
|
sáb ago 16 15:20:05 UTC 2014
|
sáb ago 16 15:20:05 UTC 2014
|
== Directorios ==
|
== Directorios ==
|
drwxr-xr-x 4 luis luis 4096 jul 10 2012 DOC
|
drwxr-xr-x 4 luis luis 4096 jul 10 2012 DOC
|
drwxr-xr-x 10 luis luis 4096 ago 2 2013 OT-CPLD
|
drwxr-xr-x 10 luis luis 4096 ago 2 2013 OT-CPLD
|
drwxr-xr-x 9 luis luis 4096 ago 4 2013 FPGA
|
drwxr-xr-x 9 luis luis 4096 ago 4 2013 FPGA
|
drwxr-xr-x 3 luis luis 4096 ago 10 2013 kicad_libraries
|
drwxr-xr-x 3 luis luis 4096 ago 10 2013 kicad_libraries
|
drwxr-xr-x 7 luis luis 4096 ago 26 2013 envios
|
drwxr-xr-x 7 luis luis 4096 ago 26 2013 envios
|
drwxr-xr-x 8 luis luis 4096 oct 4 2013 OOCD_placa
|
drwxr-xr-x 8 luis luis 4096 oct 4 2013 OOCD_placa
|
drwxr-xr-x 9 luis luis 4096 oct 14 2013 s3power
|
drwxr-xr-x 9 luis luis 4096 oct 14 2013 s3power
|
drwxr-xr-x 6 luis luis 4096 oct 22 2013 MOD
|
drwxr-xr-x 6 luis luis 4096 oct 22 2013 MOD
|
drwxr-xr-x 5 luis luis 4096 mar 12 17:05 CON
|
drwxr-xr-x 5 luis luis 4096 mar 12 17:05 CON
|
drwxr-xr-x 8 luis luis 4096 abr 22 13:37 PHRboard
|
drwxr-xr-x 8 luis luis 4096 abr 22 13:37 PHRboard
|
-rw-r--r-- 1 luis luis 68409520 may 18 00:01 PHRboard.tar.bz2
|
-rw-r--r-- 1 luis luis 68409520 may 18 00:01 PHRboard.tar.bz2
|
drwxr-xr-x 8 luis luis 4096 jul 5 11:39 OT-CPLD-rev2
|
drwxr-xr-x 8 luis luis 4096 jul 5 11:39 OT-CPLD-rev2
|
drwxr-xr-x 5 luis luis 4096 jul 16 17:38 PHRboard-rev2
|
drwxr-xr-x 5 luis luis 4096 jul 16 17:38 PHRboard-rev2
|
-rw-r--r-- 1 luis luis 3521 ago 16 12:21 README
|
-rw-r--r-- 1 luis luis 3521 ago 16 12:21 README
|
|
|
=== OT-CPLD ===
|
=== OT-CPLD ===
|
Se genera una nueva versión con las correcciones anteriormente comentadas.
|
Se genera una nueva versión con las correcciones anteriormente comentadas.
|
|
|
=== FPGA ===
|
=== FPGA ===
|
Versión prototipo, se discontinua.
|
Versión prototipo, se discontinua.
|
|
|
=== OOCD-placa ===
|
=== OOCD-placa ===
|
Ningún cambio.
|
Ningún cambio.
|
|
|
=== s3power ===
|
=== s3power ===
|
Ningún cambio
|
Ningún cambio
|
|
|
=== MOD ===
|
=== MOD ===
|
Ningún cambio
|
Ningún cambio
|
|
|
=== CON ===
|
=== CON ===
|
Se genera una placa (PHR-OOCD) que adapta el conector de 20-pines del OOCDLink al conector de 6-pines de la placa PHRBoard.
|
Se genera una placa (PHR-OOCD) que adapta el conector de 20-pines del OOCDLink al conector de 6-pines de la placa PHRBoard.
|
|
|
=== PHRboard ===
|
=== PHRboard ===
|
Se realizó una nueva versión de la placa (PHRboard-rev2). No se siguió trabajando sobre este directorio.
|
Se realizó una nueva versión de la placa (PHRboard-rev2). No se siguió trabajando sobre este directorio.
|
|
|
=== OT-CPLD-rev2 ===
|
=== OT-CPLD-rev2 ===
|
Esta es la última versión de la placa OT-CPLD. Aquí se corrigieron los errores que se tenían en la versión OT-CPLD. Todavía no se ha montado ninguna de estas placas.
|
Esta es la última versión de la placa OT-CPLD. Aquí se corrigieron los errores que se tenían en la versión OT-CPLD. Todavía no se ha montado ninguna de estas placas.
|
|
|
=== PHRboard-rev2 ===
|
=== PHRboard-rev2 ===
|
Última versión de la placa PHRboard. No solo se corrigieron los problemas de la primer versión sino también se implementaron mejoras. Se reemplazo dos conectores por uno. Se agregó serigrafía sobre la placa con la intensión de facilitar al usuario de la plataforma.
|
Última versión de la placa PHRboard. No solo se corrigieron los problemas de la primer versión sino también se implementaron mejoras. Se reemplazo dos conectores por uno. Se agregó serigrafía sobre la placa con la intensión de facilitar al usuario de la plataforma.
|
|
|
|
|
|
/////////////////////////////////////////////////////////////////////////////
|
|
|
|
vie mar 13 19:38:51 ART 2015
|
|
|
|
Se elimina los directorios de las placas FPGA y CON.
|
|
|
|
== FPGA ==
|
|
Esta placa presentaba errores en los niveles de tensión que tenía la memoria de programación de la FPGA. Se lo ha corregido algunas pistas para utilizarla. Se toma la decisión de eliminar el diseño del repositorio ya que la versión PHRBoard reemplaza el primer prototipo.
|
|
|
|
== CON ==
|
|
En el directorio CON se tenía dos directorios que contenían unas placas adaptadoras. Como se ha decidido realizar la adaptación mediante el cableado del conector entre PHRboard y OOCDLink, se decide eliminar el directorio.
|
|
|
|
== DOC ==
|
|
El directorio DOC se elimina ya que los archivos que dispone son fácilmente encontrados en la web.
|
|
|
|
== envios ==
|
|
Se elimina este directorio ya que fueron únicamente importantes para llevar un registro de las placas fabricadas. Si se quiere obtener los gerbers, se debe ingresar en los directorios de cada placa.
|
|
|
|
drwxr-xr-x 5 lguanuco lguanuco 4096 mar 19 2014 MOD
|
|
drwxr-xr-x 8 lguanuco lguanuco 4096 mar 19 2014 OOCD_placa
|
|
drwxr-xr-x 10 lguanuco lguanuco 4096 mar 19 2014 OT-CPLD
|
|
drwxr-xr-x 8 lguanuco lguanuco 4096 jul 31 2014 OT-CPLD-rev2
|
|
drwxr-xr-x 7 lguanuco lguanuco 4096 abr 21 2014 PHRboard
|
|
drwxr-xr-x 5 lguanuco lguanuco 4096 may 20 2014 PHRboard-rev2
|
|
-rw-r--r-- 1 lguanuco lguanuco 3499 mar 13 19:38 README
|
|
drwxr-xr-x 8 lguanuco lguanuco 4096 sep 1 2014 s3power
|
|
|
|
|
|
Por el momento se dejan los directorios de las placas OOCDLink (OOCD_placa), OT-CPLD, PHRboard y s3power. Cada una de estas con sus respectivas versiones nuevas. El directorio MOD tiene dos módulos externos que aún no se han terminado.
|
|
|
|
|
