OpenCores
URL https://opencores.org/ocsvn/saturn/saturn/trunk

Subversion Repositories saturn

[/] [saturn/] [tags/] [Release FPGA Concentrateur SIL4 v1.0/] [fpga_cosil4/] [package_saturn.vhd] - Diff between revs 2 and 4

Only display areas with differences | Details | Blame | View Log

Rev 2 Rev 4
--============================================================================= 
--============================================================================= 
--  TITRE : MEMORY_MAP
--  TITRE : MEMORY_MAP
--  DESCRIPTION : 
--  DESCRIPTION : 
--        Mappe la zone mémoire du BAR accédée par le bus local sur les registres
--        Mappe la zone mémoire du BAR accédée par le bus local sur les registres
--        internes et les DPRAM 
--        internes et les DPRAM 
--  FICHIER :        memory_map.vhd 
--  FICHIER :        memory_map.vhd 
--=============================================================================
--=============================================================================
--  CREATION 
--  CREATION 
--  DATE        AUTEUR  PROJET  REVISION 
--  DATE        AUTEUR  PROJET  REVISION 
--  29/02/2012  DRA     CONCERTO        V1.0 
--  29/02/2012  DRA     CONCERTO        V1.0 
--=============================================================================
--=============================================================================
--  HISTORIQUE  DES  MODIFICATIONS :
--  HISTORIQUE  DES  MODIFICATIONS :
--  DATE        AUTEUR  PROJET  REVISION 
--  DATE        AUTEUR  PROJET  REVISION 
--=============================================================================
--=============================================================================
 
 
LIBRARY IEEE;
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
 
 
 
 
PACKAGE package_saturn IS
PACKAGE package_saturn IS
   CONSTANT VERSION_FIRMWARE: STD_LOGIC_VECTOR(7 DOWNTO 0) := x"10";
   CONSTANT VERSION_FIRMWARE: STD_LOGIC_VECTOR(7 DOWNTO 0) := x"10";
   CONSTANT NBBIT_ADD_LOCAL : INTEGER := 16;
   CONSTANT NBBIT_ADD_LOCAL : INTEGER := 16;
 
 
   CONSTANT ADD_BASE_BAR0      : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"0000";
   CONSTANT ADD_BASE_BAR0      : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"0000";
   CONSTANT ADD_BASE_BAR1      : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"8000";
   CONSTANT ADD_BASE_BAR1      : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"8000";
   CONSTANT ADD_BASE_TXPER     : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"8000";
   CONSTANT ADD_BASE_TXPER     : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"8000";
   CONSTANT ADD_BASE_TXAPER    : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"9000";
   CONSTANT ADD_BASE_TXAPER    : STD_LOGIC_VECTOR(NBBIT_ADD_LOCAL-1 DOWNTO 0) := x"9000";
 
 
   -- Types provisoires pour le débug
   -- Types provisoires pour le débug
   CONSTANT NB_MIO      : INTEGER := 20;
   CONSTANT NB_MIO      : INTEGER := 20;
   TYPE miodat_type IS ARRAY(NB_MIO-1 DOWNTO 0) OF STD_LOGIC_VECTOR(31 DOWNTO 0);
   TYPE miodat_type IS ARRAY(NB_MIO-1 DOWNTO 0) OF STD_LOGIC_VECTOR(31 DOWNTO 0);
 
 
 
 

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.