URL https://opencores.org/ocsvn/spacewiresystemc/spacewiresystemc/trunk

Subversion Repositories spacewiresystemc

[/] [spacewiresystemc/] [trunk/] [work/] [SpaceWrireTestSuit.glade] - Diff between revs 5 and 9

Go to most recent revision | Only display areas with differences | Details | Blame | View Log

Rev 5	Rev 9

	`-->`




`False`	`False`


`True`	`True`
`True`	`True`
`True`	`True`


`True`	`True`
`False`	`False`
`vertical`	`vertical`


`True`	`True`
`False`	`False`
`center`	`center`
`center`	`center`
`11`	`11`
`12`	`12`
`0`	`0`
`none`	`none`


`True`	`True`
`False`	`False`
`12`	`12`


`True`	`True`
`False`	`False`
`31`	`31`
`center`	`center`


`Link Enable`	`Link Enable`
`True`	`True`
`True`	`True`
`False`	`False`
`True`	`True`


`True`	`True`
`True`	`True`
`0`	`0`




`Auto Start`	`Auto Start`
`True`	`True`
`True`	`True`
`False`	`False`
`True`	`True`


`True`	`True`
`True`	`True`
`1`	`1`




`Link Disable`	`Link Disable`
`True`	`True`
`True`	`True`
`False`	`False`
`True`	`True`


`True`	`True`
`True`	`True`
`2`	`2`




`Set Flag`	`Set Flag`
`True`	`True`
`True`	`True`
`True`	`True`



`True`	`True`
`True`	`True`
`3`	`3`








`True`	`True`
`False`	`False`
`Verilog Interface`	`Verilog Interface`




`True`	`True`
`True`	`True`
`7`	`7`
`0`	`0`




`True`	`True`
`False`	`False`
`center`	`center`
`center`	`center`
`11`	`11`
`12`	`12`
`0`	`0`
`none`	`none`


`True`	`True`
`False`	`False`
`12`	`12`


`True`	`True`
`False`	`False`
`31`	`31`
`center`	`center`


`True`	`True`
`False`	`False`
`Enter Frequency`	`Enter Frequency`


`True`	`True`
`True`	`True`
`0`	`0`




`True`	`True`
`True`	`True`


`True`	`True`
`True`	`True`
`1`	`1`




`Set Frequency`	`Set Frequency`
`True`	`True`
`True`	`True`
`True`	`True`



`True`	`True`
`True`	`True`
`3`	`3`








`True`	`True`
`False`	`False`
`SystemC Tx frequency`	`SystemC Tx frequency`




`True`	`True`
`True`	`True`
`7`	`7`
`1`	`1`




`True`	`True`
`False`	`False`
`center`	`center`
`center`	`center`
`8`	`8`
`8`	`8`
`11`	`11`
`12`	`12`
`0`	`0`
`none`	`none`


`True`	`True`
`False`	`False`
`12`	`12`


`True`	`True`
`False`	`False`
`31`	`31`
`center`	`center`


`Link Disable`	`Link Disable`
`True`	`True`
`True`	`True`
`True`	`True`



`True`	`True`
`True`	`True`
`0`	`0`




`Link Enable`	`Link Enable`
`True`	`True`
`True`	`True`
`True`	`True`



`True`	`True`
`True`	`True`
`1`	`1`




`Auto Start`	`Auto Start`
`True`	`True`
`True`	`True`
`True`	`True`



`True`	`True`
`True`	`True`
`2`	`2`




`Reset`	`Reset`
`True`	`True`
`True`	`True`
`True`	`True`



`True`	`True`
`True`	`True`
`3`	`3`




`Finish Simulation`	`Finish Simulation`
`True`	`True`
`True`	`True`
`True`	`True`



`True`	`True`
`True`	`True`
`4`	`4`








`True`	`True`
`False`	`False`
`Verilog Interface`	`Verilog Interface`




`True`	`True`
`True`	`True`
`7`	`7`
`2`	`2`




`True`	`True`
`False`	`False`
`center`	`center`
`center`	`center`
`11`	`11`
`12`	`12`
`0`	`0`
`none`	`none`


`True`	`True`
`False`	`False`
`12`	`12`


`True`	`True`
`False`	`False`
`31`	`31`
`center`	`center`


`True`	`True`
`False`	`False`


`True`	`True`
`True`	`True`
`0`	`0`








`True`	`True`
`False`	`False`




`True`	`True`
`True`	`True`
`7`	`7`
`3`	`3`






`True`	`True`
`False`	`False`
`Basic Configuration`	`Basic Configuration`


`False`	`False`




`True`	`True`
`False`	`False`
`vertical`	`vertical`


	`True`
	`False`
	`center`
	`center`
	`11`
	`12`
	`0`
	`none`


	`True`
	`False`
	`12`


	`True`
	`False`
	`31`
	`center`


	`Eop`
	`True`
	`True`
	`False`
	`True`


	`True`
	`True`
	`0`




	`Eep`
	`True`
	`True`
	`False`
	`True`


	`True`
	`True`
	`1`




	`Time Code`
	`True`
	`True`
	`False`
	`True`


	`True`
	`True`
	`2`




	`Generate`
	`True`
	`True`
	`True`



	`True`
	`True`
	`3`








	`True`
	`False`
	`Data Generation Verilog`




	`True`
	`True`
	`7`
	`0`




`True`	`True`
`False`	`False`
`center`	`center`
`center`	`center`
`11`	`11`
`12`	`12`
`0`	`0`
`none`	`none`


`True`	`True`
`False`	`False`
`12`	`12`


`True`	`True`
`False`	`False`
`31`	`31`
`center`	`center`


`Eop Test`	`Eop Test`
`True`	`True`
`True`	`True`
`False`	`False`
`True`	`True`


`True`	`True`
`True`	`True`
`0`	`0`




`Eep Test`	`Eep Test`
`True`	`True`
`True`	`True`
`False`	`False`
`True`	`True`


`True`	`True`
`True`	`True`
`1`	`1`




`Time Code Test`	`Time Code Test`
`True`	`True`
`True`	`True`
`False`	`False`
`True`	`True`


`True`	`True`
`True`	`True`
`2`	`2`




`Start Test`	`Start Test`
`True`	`True`
`True`	`True`
`True`	`True`


`True`	`True`
`True`	`True`
`3`	`3`








`True`	`True`
`False`	`False`
`Verilog Interface`	`Verilog Interface`




`True`	`True`
`True`	`True`
`7`	`7`
`1`	`1`







`1`	`1`




`True`	`True`
`False`	`False`
`Data Verilog Test Suit`	`Data Verilog Test Suit`


`1`	`1`
`False`	`False`




`True`	`True`
`False`	`False`
`vertical`	`vertical`





`True`	`True`
`False`	`False`
`center`	`center`
`center`	`center`
`20`	`20`
`20`	`20`
`11`	`11`
`12`	`12`
`0`	`0`
`none`	`none`


`True`	`True`
`False`	`False`
`12`	`12`


`True`	`True`
`False`	`False`
`31`	`31`
`center`	`center`


`Send Data`	`Send Data`
`True`	`True`
`True`	`True`
`True`	`True`


`True`	`True`
`True`	`True`
`0`	`0`




`Enable Time Code`	`Enable Time Code`
`True`	`True`
`True`	`True`
`True`	`True`


`True`	`True`
`True`	`True`
`3`	`3`








`True`	`True`
`False`	`False`
`Verilog Interface`	`Verilog Interface`




`True`	`True`
`True`	`True`
`7`	`7`
`1`	`1`







`2`	`2`




`True`	`True`
`False`	`False`
`Data SystemC Test Suit`	`Data SystemC Test Suit`


`2`	`2`
`False`	`False`



    powered by: WebSVN 2.1.0


    
        © copyright 1999-2024
OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.

Browse

Tools

Subversion Repositories spacewiresystemc

[/] [spacewiresystemc/] [trunk/] [work/] [SpaceWrireTestSuit.glade] - Diff between revs 5 and 9