OpenCores
URL https://opencores.org/ocsvn/open8_urisc/open8_urisc/trunk

Subversion Repositories open8_urisc

[/] [open8_urisc/] [trunk/] [gnu/] [binutils/] [ld/] [testsuite/] [ld-m68hc11/] [far-hc11.d] - Diff between revs 75 and 166

Show entire file | Details | Blame | View Log

Rev 75 Rev 166
Line 1... Line 1...
#source: far-hc11.s
#source: far-hc11.s
#as: -m68hc11
#as: -m68hc11
#ld: -m m68hc11elf
#ld: -m m68hc11elf
#objdump: -d --prefix-addresses -r
#objdump: -d --prefix-addresses -r
#target: m6811-*-* m6812-*-*
 
 
 
.*:     file format elf32-m68hc11
.*:     file format elf32-m68hc11
 
 
Disassembly of section .text:
Disassembly of section .text:
0+8000  pshb
0+8000  pshb
0+8001  ldab    \#0
0+8001  ldab    \#0
0+8003  ldy     \#0+6c <_far_foo>
0+8003  ldy     \#0+8072 <_far_foo>
0+8007  jmp     0+8056 <__far_trampoline>
0+8007  jmp     0+8056 <__far_trampoline>
0+800a  pshb
0+800a  pshb
0+800b  ldab    \#0
0+800b  ldab    \#0
0+800d  ldy     \#0+64 
0+800d  ldy     \#0+806a .*
0+8011  jmp     0+8056 <__far_trampoline>
0+8011  jmp     0+8056 <__far_trampoline>
0+8014 <_start> lds     \#0+64 
0+8014 <_start> lds     \#0+64 
0+8017 <_start\+0x3> ldx     \#0+abcd <__data_image\+0x2b63>
0+8017 <_start\+0x3> ldx     \#0+abcd .*
0+801a <_start\+0x6> pshx
0+801a <_start\+0x6> pshx
0+801b <_start\+0x7> ldd     \#0+1234 <__data_section_start\+0x134>
0+801b <_start\+0x7> ldd     \#0+1234 .*
0+801e <_start\+0xa> ldx     \#0+5678 <__data_section_start\+0x4578>
0+801e <_start\+0xa> ldx     \#0+5678 .*
0+8021 <_start\+0xd> jsr     0+800a 
0+8021 <_start\+0xd> jsr     0+800a 
0+8024 <_start\+0x10> cpx     \#0+1234 <__data_section_start\+0x134>
0+8024 <_start\+0x10> cpx     \#0+1234 .*
0+8027 <_start\+0x13> bne     0+804e 
0+8027 <_start\+0x13> bne     0+804e 
0+8029 <_start\+0x15> cpd     \#0+5678 <__data_section_start\+0x4578>
0+8029 <_start\+0x15> cpd     \#0+5678 .*
0+802d <_start\+0x19> bne     0+804e 
0+802d <_start\+0x19> bne     0+804e 
0+802f <_start\+0x1b> pulx
0+802f <_start\+0x1b> pulx
0+8030 <_start\+0x1c> cpx     \#0+abcd <__data_image\+0x2b63>
0+8030 <_start\+0x1c> cpx     \#0+abcd .*
0+8033 <_start\+0x1f> bne     0+804e 
0+8033 <_start\+0x1f> bne     0+804e 
0+8035 <_start\+0x21> ldd     \#0+8000 
0+8035 <_start\+0x21> ldd     \#0+8000 
0+8038 <_start\+0x24> xgdx
0+8038 <_start\+0x24> xgdx
0+8039 <_start\+0x25> jsr     0,x
0+8039 <_start\+0x25> jsr     0,x
0+803b <_start\+0x27> ldd     \#0+800a 
0+803b <_start\+0x27> ldd     \#0+800a 
0+803e <_start\+0x2a> xgdy
0+803e <_start\+0x2a> xgdy
0+8040 <_start\+0x2c> jsr     0,y
0+8040 <_start\+0x2c> jsr     0,y
0+8043 <_start\+0x2f> ldaa    \#0
0+8043 <_start\+0x2f> ldaa    \#0
0+8045 <_start\+0x31> ldy     \#0+73 <_far_no_tramp>
0+8045 <_start\+0x31> ldy     \#0+8079 <_far_no_tramp>
0+8049 <_start\+0x35> bsr     0+8066 <__call_a16>
0+8049 <_start\+0x35> bsr     0+8066 <__call_a16>
0+804b <_start\+0x37> clra
0+804b <_start\+0x37> clra
0+804c <_start\+0x38> clrb
0+804c <_start\+0x38> clrb
0+804d <_start\+0x39> wai
0+804d <_start\+0x39> wai
0+804e  ldd     \#0+1 <__bss_size\+0x1>
0+804e  ldd     \#0+1 <__bss_size\+0x1>
Line 57... Line 56...
0+8062 <__far_trampoline\+0xc> pula
0+8062 <__far_trampoline\+0xc> pula
0+8063 <__far_trampoline\+0xd> jmp     0,y
0+8063 <__far_trampoline\+0xd> jmp     0,y
0+8066 <__call_a16> psha
0+8066 <__call_a16> psha
0+8067 <__call_a16\+0x1> jmp     0,y
0+8067 <__call_a16\+0x1> jmp     0,y
Disassembly of section .bank1:
Disassembly of section .bank1:
0+64 <_far_bar> jsr       0+6b 
0+806a <_far_bar> jsr     0+8071 
0+67 <_far_bar\+0x3> xgdx
0+806d <_far_bar\+0x3> xgdx
0+68 <_far_bar\+0x4> jmp       0+8054 <__return>
0+806e <_far_bar\+0x4> jmp     0+8054 <__return>
0+6b  rts
0+8071  rts
Disassembly of section .bank2:
Disassembly of section .bank2:
0+6c <_far_foo> jsr       0+72 
0+8072 <_far_foo> jsr     0+8078 
0+6f <_far_foo\+0x3> jmp       0+8054 <__return>
0+8075 <_far_foo\+0x3> jmp     0+8054 <__return>
0+72  rts
0+8078  rts
Disassembly of section .bank3:
Disassembly of section .bank3:
0+73 <_far_no_tramp> jsr       0+79 
0+8079 <_far_no_tramp> jsr     0+807f 
0+76 <_far_no_tramp\+0x3> jmp       0+8054 <__return>
0+807c <_far_no_tramp\+0x3> jmp     0+8054 <__return>
0+79  rts
0+807f  rts
0+807f  rts
0+807f  rts

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.