OpenCores
URL https://opencores.org/ocsvn/openmsp430/openmsp430/trunk

Subversion Repositories openmsp430

[/] [openmsp430/] [trunk/] [fpga/] [xilinx_diligent_s3board/] [sim/] [rtl_sim/] [src/] [submit.f] - Diff between revs 202 and 212

Go to most recent revision | Show entire file | Details | Blame | View Log

Rev 202 Rev 212
Line 26... Line 26...
//
//
// Author(s):
// Author(s):
//             - Olivier Girard,    olgirard@gmail.com
//             - Olivier Girard,    olgirard@gmail.com
//
//
//-----------------------------------------------------------------------------
//-----------------------------------------------------------------------------
// $Rev: 202 $
// $Rev: 212 $
// $LastChangedBy: olivier.girard $
// $LastChangedBy: olivier.girard $
// $LastChangedDate: 2015-07-01 23:13:32 +0200 (Wed, 01 Jul 2015) $
// $LastChangedDate: 2015-11-17 12:05:53 +0100 (Tue, 17 Nov 2015) $
//=============================================================================
//=============================================================================
 
 
//=============================================================================
//=============================================================================
// Testbench related
// Testbench related
//=============================================================================
//=============================================================================
Line 46... Line 46...
//=============================================================================
//=============================================================================
// Xilinx library
// Xilinx library
//=============================================================================
//=============================================================================
+libext+.v
+libext+.v
 
 
-y /opt/Xilinx/14.4/ISE_DS/ISE/verilog/src/unisims/
-y /cad/Xilinx/14.7/ISE_DS/ISE/verilog/src/unisims/
-y /opt/Xilinx/14.4/ISE_DS/ISE/verilog/src/simprims/
-y /cad/Xilinx/14.7/ISE_DS/ISE/verilog/src/simprims/
-y /opt/Xilinx/14.4/ISE_DS/ISE/verilog/src/XilinxCoreLib/
-y /cad/Xilinx/14.7/ISE_DS/ISE/verilog/src/XilinxCoreLib/
 
 
 
 
//=============================================================================
//=============================================================================
// FPGA Specific modules
// FPGA Specific modules
//=============================================================================
//=============================================================================

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.