| Line 227... |
Line 227... |
PCIE_CORE64_WB : pcie_core64_wishbone_m8
|
PCIE_CORE64_WB : pcie_core64_wishbone_m8
|
generic map
|
generic map
|
(
|
(
|
Device_ID => x"0000", -- идентификатор модуля
|
Device_ID => x"0000", -- идентификатор модуля
|
Revision => x"0000", -- версия модуля
|
Revision => x"0000", -- версия модуля
|
PLD_VER => x"0000", -- версия ПЛИС
|
PLD_VER => x"0001", -- версия ПЛИС
|
|
|
is_simulation => is_simulation --! 0 - синтез, 1 - моделирование
|
is_simulation => is_simulation --! 0 - синтез, 1 - моделирование
|
)
|
)
|
port map
|
port map
|
(
|
(
|
| Line 272... |
Line 272... |
i_wdm_irq_0 => '0', -- NC for now
|
i_wdm_irq_0 => '0', -- NC for now
|
iv_wbm_irq_dmar => sv_wbm_dmar_irq_pcie_core64_wb --
|
iv_wbm_irq_dmar => sv_wbm_dmar_irq_pcie_core64_wb --
|
|
|
);
|
);
|
-- Construct DMAR WB IR Input:
|
-- Construct DMAR WB IR Input:
|
sv_wbm_dmar_irq_pcie_core64_wb <= s_wbs_irq_dmar_test_check & s_wbs_irq_dmar_test_gen; -- Bit#1 - TEST_CHECK, Bit#0 - TEST_GEN
|
sv_wbm_dmar_irq_pcie_core64_wb <= s_wbs_irq_dmar_test_gen & s_wbs_irq_dmar_test_check; -- Bit#1 - TEST_GEN, Bit#0 - TEST_CHECK
|
-------------------------------------------------------------------------------
|
-------------------------------------------------------------------------------
|
--
|
--
|
-- Instantiate TEST_CHECK (provide check of input data):
|
-- Instantiate TEST_CHECK (provide check of input data):
|
--
|
--
|
TEST_CHECK : block_test_check_wb
|
TEST_CHECK : block_test_check_wb
|
