OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [eventos/] [PHRposter SASE14/] [latex/] [poster.tex] - Diff between revs 363 and 377

Go to most recent revision | Show entire file | Details | Blame | View Log

Rev 363 Rev 377
Line 25... Line 25...
 \setlength{\itemsep}{0pt}%
 \setlength{\itemsep}{0pt}%
 \setlength{\parskip}{0pt}%
 \setlength{\parskip}{0pt}%
 \setlength{\parsep}{0pt}%
 \setlength{\parsep}{0pt}%
 }
 }
 
 
 
 
 
\hyphenation{prin-ci-pian-te e-ner-gí-a re-gu-la-da co-ne-xión}
 
 
\begin{document}
\begin{document}
 
 
\begin{poster}{
\begin{poster}{
 grid=false,
 grid=false,
 columns=6,
 columns=6,
Line 67... Line 70...
 \huge \sffamily Plataforma de Hardware Reconfigurable
 \huge \sffamily Plataforma de Hardware Reconfigurable
}
}
{ % poster Authors
{ % poster Authors
 \large{\\[0.5ex]
 \large{\\[0.5ex]
 Luis Alberto Guanuco (lguanuco@electronica.frc.utn.edu.ar)\\
 Luis Alberto Guanuco (lguanuco@electronica.frc.utn.edu.ar)\\
 Sergio Daniel Olmedo (solmedo@scdt.frc.utn.edu.ar)\\
 Maximiliano Quinteros (50214@electronica.frc.utn.edu.ar)} \\
 Alexis Maximiliano Quinteros (50214@electronica.frc.utn.edu.ar)}
 Sergio Daniel Olmedo (solmedo@scdt.frc.utn.edu.ar)
 
 
 
 
}
}
{ % University logo (top-right logo)
{ % University logo (top-right logo)
 
 
 
 
 
 
 \begin{tabular}{r}
 \begin{tabular}{r}
 
 
\vspace {2cm}\\
\vspace {1.9cm}\\
 
 
 
 \includegraphics[height=0.030\textheight]{UTNlogo.pdf} \\
 
%\vspace {0.5cm} \\
 
\\
 
 \includegraphics[height=0.035\textheight]{CUDARlogo.pdf}
 
 
 \includegraphics[height=0.04\textheight]{CUDARlogo.pdf}\\
 
 \includegraphics[height=0.035\textheight]{UTNlogo.pdf}
 
 \end{tabular}
 \end{tabular}
}
}
 
 
 
 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
Line 146... Line 154...
\includegraphics[height=0.23\textwidth]{phr.png}\hspace{2em}
\includegraphics[height=0.23\textwidth]{phr.png}\hspace{2em}
\includegraphics[height=0.25\textwidth]{phr_top.png}
\includegraphics[height=0.25\textwidth]{phr_top.png}
\end{center}
\end{center}
 
 
    La PHR consiste fundamentalmente en tres módulos
    La PHR consiste fundamentalmente en tres módulos
de soporte físico. El módulo principal es la \emph{placa PHR} donde se encuentran el chip FPGA, relojes,
de soporte físico. El módulo principal es la \emph{placa PHR} donde se encuentran el chip FPGA, su memoria de configuración, relojes,
interfaces de entradas y salidas, periféricos (tales como LEDs, botones, llaves DIP, Displays de siete
interfaces de entradas/salidas y periféricos tales como LEDs, botones, llaves (DIP) y displays de siete
segmentos), etc. Además tiene conectores especiales para otros dos módulos sin los cuales la placa principal carece de funcionalidad.
segmentos. Los módulos \emph{S3Power} y \emph{OOCDLink} ofrecen alimentación y conectividad con una computadora respectivammente.
 
 
 
 
 
 
\begin{multicols}{2}
\begin{multicols}{2}
 
 
\subsection*{Placa S3Power}
\subsection*{Placa S3Power}
 
 
Fue desarrollada por el \emph{Instituto Nacional de Tecnología Industrial} (INTI) y está disponible libremente. Permite suministrar energía regulada con tres valores de tensión (1.2V, 2.5V y 3.3V) y distintas características de arranque.
Fue desarrollada por el \emph{Instituto Nacional de Tecnología Industrial} (INTI)  y está disponible libremente[1]. Permite suministrar energía regulada con tres valores de tensión (1.2V, 2.5V y 3.3V).
La función la realiza principalmente el chip TPS75003 el cuál incluye un regulador lineal y controladores para dos fuentes conmutadas.  %Los voltajes utilizados por la FPGA son de 1.2V, 2.5V y 3.3V.
La función la realiza un dispositivo que integra un regulador lineal y controladores para dos fuentes conmutadas.  %Los voltajes utilizados por la FPGA son de 1.2V, 2.5V y 3.3V.inci
 
 
\begin{center}
\begin{center}
\includegraphics[height=0.247\textwidth]{s3power.png}
\includegraphics[height=0.247\textwidth]{s3power.png}
\end{center}
\end{center}
 
 
Line 171... Line 179...
\subsection*{Placa OOCDLink}
\subsection*{Placa OOCDLink}
 
 
\vspace{-0.13cm}
\vspace{-0.13cm}
 
 
Facilita la comunicación entre una computadora y la placa PHR. Su característica modular, o de circuito separado de la placa PHR principal, hace que su utilización no quede restringida a la FPGA y posibilita la interacción con los multiples dispositivos que soportan JTAG.
Facilita la comunicación entre una computadora y la placa PHR. Su característica modular, o de circuito separado de la placa PHR principal, hace que su utilización no quede restringida a la FPGA y posibilita la interacción con los multiples dispositivos que soportan JTAG.
Utiliza el chip FT2232D que establece una interfaz JTAG controlable mediante una conexión USB.
El dispositivo central controla mediante una conexión USB protocolos de comunicación serial como JTAG, SPI e I2C.
 
 
\vspace{-0.55cm}
\vspace{-0.55cm}
 
 
\begin{center}
\begin{center}
\includegraphics[height=0.25\textwidth]{oocdlink.png}
\includegraphics[height=0.25\textwidth]{oocdlink.png}
Line 189... Line 197...
 
 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
  \headerbox{Configuración de la FPGA}{name=trece,column=4,below=dos, span=2}{
  \headerbox{Configuración de la FPGA}{name=trece,column=4,below=dos, span=2}{
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\begin{center}
\begin{center}
\includegraphics[width=.9\textwidth]{front-end.pdf}
\includegraphics[width=.86\textwidth]{front-end-raster.png}
\end{center}
\end{center}
 
 
Para transferir el diseño del usuario a la FPGA, PHR se sirve de las funciones de \textbf{xc3sprog}, un conjunto de aplicaciones de licencia libre que funciona en linea de comandos y que puede programar varios dispositivos mediante JTAG.
Para transferir el diseño del usuario a la FPGA, PHR se sirve de las funciones de \textbf{xc3sprog} [2], un conjunto de aplicaciones de licencia libre que funciona en linea de comandos y que puede programar varios dispositivos mediante JTAG.
 
 
No obstante su funcionalidad, xc3sprog puede resultar no intuitivo para el usuario principiante,
No obstante su funcionalidad, xc3sprog puede resultar no intuitivo para el usuario principiante,
por lo que se ofrece una interfaz gráfica para invocar a xc3sprog de una manera muy simple.
por lo que se ofrece una interfaz gráfica que permite invocar a xc3sprog de una manera muy simple.
 
 
}
}
 
 
 
 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
Line 213... Line 220...
  \headerbox{Referencias}{name=ref,column=4,below=xtra, span=2}{
  \headerbox{Referencias}{name=ref,column=4,below=xtra, span=2}{
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
[1] \emph{Módulo de alimentación para placas con dispositivos FPGA}, Christian Huy y Diego
[1] \emph{Módulo de alimentación para placas con dispositivos FPGA}, Christian Huy y Diego
Brengi, \emph{Instituto Nacional de Tecnología Industrial}.
Brengi, \emph{Instituto Nacional de Tecnología Industrial}.
 
 
 
[2] http://xc3sprog.sourceforge.net
}
}
 
 
 
 
\end{poster}
\end{poster}
 
 

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.