OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [financiamiento/] [adec/] [informes/] [informe_final/] [informe_final.tex] - Diff between revs 181 and 214

Go to most recent revision | Show entire file | Details | Blame | View Log

Rev 181 Rev 214
Line 223... Line 223...
Gran parte del desarrollo del proyecto se basa en el diseño y armado de placas electrónicas (\textsl{hardware}) en donde los estudiantes puedan embeber los diseños digitales que realicen mediante la utilización de una herramienta de \textsl{software}. Para lograr esto se necesita un interfaz que interaccione entre el \textsl{hardware} y el \textsl{software}, la placa \emph{OOCDLink} cumple esta función. La placa \emph{OOCDLink} establece una conexión entre la PC (mediante el puerto USB) y el puerto de programación de la placa \emph{PHR}, a través del protocolo JTAG\footnote{JTAG, un acrónimo para \textsl{Joint Test Action Group}, es el nombre común utilizado para la norma IEEE 1149.1 titulada \textsl{Standard Test Access Port and Boundary-Scan Architecture} para \textsl{test access ports} utilizada para testear PCBs utilizando escaneo de límites.}.
Gran parte del desarrollo del proyecto se basa en el diseño y armado de placas electrónicas (\textsl{hardware}) en donde los estudiantes puedan embeber los diseños digitales que realicen mediante la utilización de una herramienta de \textsl{software}. Para lograr esto se necesita un interfaz que interaccione entre el \textsl{hardware} y el \textsl{software}, la placa \emph{OOCDLink} cumple esta función. La placa \emph{OOCDLink} establece una conexión entre la PC (mediante el puerto USB) y el puerto de programación de la placa \emph{PHR}, a través del protocolo JTAG\footnote{JTAG, un acrónimo para \textsl{Joint Test Action Group}, es el nombre común utilizado para la norma IEEE 1149.1 titulada \textsl{Standard Test Access Port and Boundary-Scan Architecture} para \textsl{test access ports} utilizada para testear PCBs utilizando escaneo de límites.}.
 
 
\subsubsection{Esquemático y PCB}
\subsubsection{Esquemático y PCB}
\label{sec:oocdlink-sch-pcb}
\label{sec:oocdlink-sch-pcb}
 
 
En la Figura \ref{fig:oocdlink-sch} se puede ver el circuito esquemático de la plac \emph{OOCDLink}. En la Figura \ref{fig:oocdlik-pcb-layers} se muestra el PCB con la distribución de los componentes. En las Figuras \ref{fig:oocdlink-pcb-3d-1} y \ref{fig:oocdlink-pcb-3d-2} se tienen los modelos en 3D de la placa. La versión final de la placa, con los componentes montados, se puede ver en las Figuras \ref{fig:oocdlink-foto-1} y \ref{fig:oocdlink-foto-2}.
En la Figura \ref{fig:oocdlink-sch} se puede ver el circuito esquemático de la placa \emph{OOCDLink}. En la Figura \ref{fig:oocdlik-pcb-layers} se muestra el PCB con la distribución de los componentes. En las Figuras \ref{fig:oocdlink-pcb-3d-1} y \ref{fig:oocdlink-pcb-3d-2} se tienen los modelos en 3D de la placa. La versión final de la placa, con los componentes montados, se puede ver en las Figuras \ref{fig:oocdlink-foto-1} y \ref{fig:oocdlink-foto-2}.
 
 
\begin{figure}[h]
\begin{figure}[h]
  \centering
  \centering
  \includegraphics[width=0.6\textheight,angle=90]{images/OOCD_placa}
  \includegraphics[width=0.6\textheight,angle=90]{images/OOCD_placa}
  \caption{Esquemático de la placa \emph{OOCDLink}.}
  \caption{Esquemático de la placa \emph{OOCDLink}.}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.