| Line 11... |
Line 11... |
\fi
|
\fi
|
|
|
\section{Dispositivos Lógicos Programables}
|
\section{Dispositivos Lógicos Programables}
|
\label{sec:pld}
|
\label{sec:pld}
|
|
|
El costo total de un sistema digital se puede decir que está determinado por las placas electrónicas, sistema de alimentación, interconexiones y encapsulado, así como el diseño, testeo, y otros costos de producción que también fueron comentados en la Sección \ref{sec:hw-sw} del Capítulo introductorio. Aquí los dispositivos digitales representan una fracción del total del costo del sistema. Consecuentemente, todo diseñador pretende realizar un sistema donde sea mínimo el total de circuitos integrados utilizados, lo que en muchos casos permitirá reducir las dimensiones de la placa electrónica, requerimientos de potencia y otros costos relacionados.
|
Los \emph{Dispositivos Lógicos Programables} (PLDs) fueron introducidos a medidos de 1970s. La idea era construir circuitos lógicos combinacionales que fueran \emph{programables}. Contrariamente a los microprocesadores, los cuales pueden \emph{correr} un programa sobre un hardware \emph{fijo}, la programabilidad de los PLDs hace referencia a niveles de \emph{hardware}. En otras palabras. un PLD es un chip de \emph{propósitos generales} cuyo \emph{hardware} puede ser reconfigurado dependiendo de especificaciones particulares del programador.
|
|
|
En las últimas décadas, el número de transistores que forman un circuito integrado (IC, por sus siglas en inglés) se ha incremento debido al creciente nivel de integración en los procesos de fabricación de estos dispositivos electrónicos. La primera aparición pública del IC\footnote{Se conoce que Werner Jacobi, en 1949, tramito la patente de un circuito integrado pero no se registra que se haya realizo una implementación funcional.} fue en Mayo de 1952 por Geoffrey W. A. Dummer, quién presentó la idea de la integración en un Simposio sobre ``Avances en Componentes Electrónicos de Calidad''. En el año 1959 Jack Kilby fue quién diseñó el primer circuito integrado, dispositivo de germanio que \emph{integraba} seis transistores en una misma base semiconductora para formar un oscilador de rotación de fase. Y es así que en la década de '80 se manipulaba aproximadamente un millón de transistores, a fines de la misma década billones de transistores que integran un IC. Actualmente se está trabajando en tecnologías mucho más novedosas, sobre todo en el proceso de fabricación, los Circuitos Integrados en 3 Dimensiones (3D-IC). Aquí se trabaja con dos o más capas de componentes electrónicos activos que son integrados tanto en forma vertical como horizontal sobre un mismo circuito.
|
EL primer PLD se llamaba PAL (\textsl{Programmable Array Logic}). Estos dispositivos disponían solo de compuertas lógicas (no tenían flip-flop), por lo que solo permitía la implementación de circuitos \emph{combinacionales}. Para salvar este problema, Los \emph{\textsl{registered}} PLDs fueron lanzados pocos después, los cuales incluían un flip-flop por cada salida del circuito. Con esta versión de los PAL, se podría implementar funciones \emph{secuenciales} simples.
|
|
|
\begin{figure}
|
En el comienzo de 1980s, se agregaba más circuitos lógicos adicionales a la salida de los PLD. Este circuito de salida se lo identificaba como celda, llamado también \emph{Microcelda}, que contenía (además de flip-flop) compuertas lógicas y multiplexores. Por otra parte, la celda era reprogramable, permitiendo varios modos de operación. Además, se podía proveer una señal de retorno (\textsl{feedback}) desde la salida del circuito a la lógico principal de la PAL, lo que le daba mayor flexibilidad a estos dispositivos reprogramables. Esta nueva estructura era llamada \emph{\textsl{generic PAL}} o GAL. Una arquitectura de dispositivo similar fue conocido como PALCE (\textsl{PAL CMOS Electrically erasable/programmable}).
|
\centering
|
|
\subfloat[\footnotesize{El primer IC creado por Jack Kilby en 1958. Contiene solo un transistor y componentes de soporte sobre una base de germanio.}]{\label{fig:ic-jack-kilby}\includegraphics[width=0.4\textwidth]{Kilby_solid_circuit}}
|
|
\qquad
|
|
\subfloat[\footnotesize{Imagen microscópica (SEM) de un IC-3D desarrollado por la empresa Tezzaron Semiconductor. Se identifica una parte del chip, lógica, memoria, vías de conexión verticales (TSV) y terminales de unión (F2F).}]{\label{fig:ic-3d}\includegraphics[width=0.4\textwidth]{3D-MAPS-V1-fig3}}
|
|
\caption{Evolución y comparación de los circuitos integrados}
|
|
\label{fig:animations}
|
|
\end{figure}
|
|
|
|
|
Todos estos chips (PAL, \textsl{registered} PLD, y GAL/PALCE) son ahora categorizados como SPLDs (\textsl{Simple} PLDs). Los dispositivos GAL/PALCE son los únicos fabricados aún en una encapsulado independiente.
|
|
|
\nomenclature[z-ic]{IC}{\textsl{Integrated Circuit}} % first letter Z is for Acronyms
|
Luego, varios dispositivos GAL fueron fabricados en un solo chip, usando un esquema de direccionamiento más sofisticado, mayor tecnología en su fabricación, y varias características adicionales (como soporte JTAG e interfaces para varios estándares lógicos). Esta nueva propuesta se la conoció como CPLD (\textsl{Complex} PLD). Los CPLDs son actualmente muy populares debido a su alta densidad, funcionalidad, y bajo costo.
|
\nomenclature[z-ic-3d]{IC-3D}{\textsl{Three-Dimensional Integrated Circuit}}
|
|
\nomenclature[z-sem]{SEM}{\textsl{Scanning Electron Microscope}}
|
|
\nomenclature[z-sem]{SEM}{\textsl{Scanning Electron Microscope}}
|
|
\nomenclature[z-tsv]{TSV}{\textsl{Through Silicon Via}}
|
|
\nomenclature[z-f2f]{F2F}{\textsl{Face-to-face}, en microelectrónica, F2F representa la disposición ``cara a cara'' de las uniones entre capas del diseño en la tecnología 3D-IC}
|
|
|
|
\section{Ámbito de implementación}
|
Finalmente, a mediados de 1980s, las FPGA (\textsl{Field Programmable Gate Array}) fueron introducidos al mercado de los IC. Las FPGAs diferían de los CPLDs en su arquitectura. tecnología, recursos internos, y costo. Estos dispositivos tenían como principal objetivo su implementación en diseños de gran requerimientos en recursos de hardware como así también un alto rendimiento.
|
\label{sec:amb-impl}
|
|
|
|
\subsection{Antecedentes}
|
Un pequeño resumen de los diferentes dispositivos PLDs se puede observar en la Tabla \ref{tab:evo-plds}.
|
\label{sec:amb-impl-antec}
|
|
|
\begin{table}[h]
|
|
\centering
|
|
\begin{tabular}[h]{|c | l l|}
|
|
\hline
|
|
\multirow{5}{*}{PLDs} & \multirow{3}{*}{Sample PLD (SPLD)} & \multicolumn{1}{|l|}{PAL} \\
|
|
& \multicolumn{1}{|l|}{}& Registered PAL \\
|
|
& \multicolumn{1}{|l|}{}& GAL \\ \cline{2-3}
|
|
& Complex PLD (CPLD) & \\ \cline{2-3}
|
|
& FPGA & \\
|
|
\hline
|
|
\end{tabular}
|
|
\caption{Evolución de los PLDs}
|
|
\label{tab:evo-plds}
|
|
\end{table}
|
|
|
|
Por último, todos los PLDs (\textsl{simple} o \textsl{complex}) son no volátiles. Estos puede ser OTP (\textsl{One-Time Programmable}), en la que pequeños fusibles electrónicos son usados para la reprogramación, de igual forma que las EEPROM o memorias Flash. Las FPGAs, por otra lado, son en su mayoría volátiles. Para estas últimas se deben usar dispositivos externos para cargar las conexiones.
|
|
|
|
Actualmente los dispositivos más utilizados son los CPLDs y FPGAs. De estas dos tecnología, se optó por trabajar con las FPGAs pues, como bien se dijo antes, cuentan con mayor recursos de \textsl{hardware} que los CPLDs. Lo que permitirá dar un mayor margen a los desarrollos digitales que se quieran implementar. Se detallará con mayor profundidad la tecnología y estructura de las FPGAs.
|
|
|
|
\subsection{Dispositivos FPGAs}
|
|
\label{sec:pld-fpga}
|
|
|
|
Las FPGAs fueron introducidas al mercado por la empresa Xilinx Inc. a mediados de 1980s. Estos dispositivos se diferencian de los CPLDs en su arquitectura, tecnología de almacenamiento, funcionalidades integradas, y costo, y además están orientadas a la implementación de altos rendimientos y grandes tamaños en lo que se refiere a recursos de hardware.
|
|
|
|
La arquitectura básica de una FPGA se ilustra en la Figura \ref{fig:fpga-arch}. Esta consiste de una matriz de \emph{CLBs} (\textsl{Configurable Logic Blocks}), interconectados por un arreglo de matrices de conmutadores (\emph{\textsl{Switch Matrix}}). Para caracterizar con más detalle estos dispositivo se debe recurrir a la información de los fabricantes, donde además se puede disponer de un interfaz JTAG a diversos niveles lógicos, otra funcionalidad como memorias SRAM, multiplicadores de clock (PLL o DLL), interfaz PCI, etc. Algunos chips también incluyen bloques dedicados como multiplicadores, DPSs, y microprocesadores.
|
|
|
|
\begin{figure}
|
|
\centering
|
|
\includegraphics[width=0.4\textwidth]{fpga_arch}
|
|
\caption{Arquitectura básica de una FPGA}
|
|
\label{fig:fpga-arch}
|
|
\end{figure}
|
|
|
|
Las FPGAs puede ser muy sofisticadas. La fabricación de chips con una tecnología CMOS de 90 nm., con nueve capas ed cobre y mas de 1000 pines de I/O, se encuentran actualmente disponible en el mercado. Algunos ejemplos de los empaquetados (\textsl{package}) de las FPGAs son ilustrados en la Figura \ref{fig:pkg-fpga}, en los cuales se puede apreciar uno de los \textsl{package} más pequeños (Fig. \ref{fig:pgk-fpga-vq100}) con 100 pines, un \textsl{package} de tamaño mediano (Fig. \ref{fig:pgk-fpga-csg324}) de 324 pines, y uno de los grandes \textsl{package} con 1156 pines (Fig. \ref{fig:pgk-fpga-ffg1156}.
|
|
|
\begin{figure}[htbp!]
|
\begin{figure}
|
\centering
|
\centering
|
\includegraphics[width=1.0\textwidth]{minion}
|
\subfloat[\footnotesize{\textsl{Package} VQ100}]{\label{fig:pgk-fpga-vq100}\includegraphics[width=0.25\textwidth]{pkg100}}
|
\caption[Minion]{This is just a long figure caption for the minion in Despicable Me from Pixar}
|
\qquad
|
\label{fig:minion}
|
\subfloat[\footnotesize{\textsl{Package} CSG324}]{\label{fig:pgk-fpga-csg324}\includegraphics[width=0.25\textwidth]{pkg356}}
|
|
\qquad
|
|
\subfloat[\footnotesize{\textsl{Package} FFG1156}]{\label{fig:pgk-fpga-ffg1156}\includegraphics[width=0.25\textwidth]{pkg1156}}
|
|
\caption{Diferentes \textsl{package} de las FPGAs comerciales.}
|
|
\label{fig:pkg-fpga}
|
\end{figure}
|
\end{figure}
|
|
|
|
Varias compañías fabrican FPGAs, como Xilinx., Actel, Altera, QuickLogic, Atmel, etc. Ejemplo de dos fabricantes (Xilinx y Actel) se disponen en las Tablas \ref{tab:char-xilinx} y \ref{tab:char-actel}. Como puede verse, estos dispositivos pueden contener miles de flip-flops y varios millones de compuertas lógicas.
|
|
|
\clearpage
|
\begin{table}[h]
|
|
\centering
|
|
{\footnotesize
|
|
\begin{tabular}[c]{|m{0.1\textwidth}|m{0.1\textwidth}|m{0.1\textwidth}|m{0.1\textwidth}|m{0.1\textwidth}|m{0.1\textwidth}|m{0.1\textwidth}|m{0.1\textwidth}|}
|
|
\hline
|
|
Familia & Virtex II Pro & Virtex II & Virtex E & Virtex & Spartan 3 & Spartan IIE & Spartan II \\
|
|
\hline
|
|
CLBs & 352 -- 11.024 & 64 -- 11.648 & 384 -- 16.224 & 384 -- 6.144 & 192 -- 8.320 & 384 -- 3.456 & 96 -- 1.176 \\
|
|
\hline
|
|
Celdas Lógicas & 3.168 -- 125.136 & 576 -- 104.882 & 1.728 -- 73.008 & 1.728 -- 27.648 & 1.728 -- 74.880 & 1.728 -- 15.552 & 432 -- 5.292 \\
|
|
\hline
|
|
\textsl{System gates} & & 40k -- 8M & 72k -- 4M & 58k -- 1.1M & 50k -- 5M & 23k -- 600k & 15k -- 200k \\
|
|
\hline
|
|
Pines de I/O & 204 -- 1200 & 88 -- 1108 & 176 -- 804 & 180 -- 512 & 124 -- 784 & 182 -- 514 & 86 -- 284 \\
|
|
\hline
|
|
Flip-flops & 2.816 -- 88.192 & 512 -- 93.184 & 1.392 -- 64.896 & 1.392 -- 24.576 & 1.536 -- 66.560 & 1.536 -- 13.824 & 384 -- 4.704 \\
|
|
\hline
|
|
Frec. máxima interna & 547 MHz & 420 MHz & 240 MHz & 200 MHz & 326 MHz & 200 MHz & 200 MHz \\
|
|
\hline
|
|
Voltaje & 1.5 V & 1.5 V & 1.8 V & 2.5 V & 1.2 V & 1.8 V & 2.5 V \\
|
|
\hline
|
|
Inter\-conexiones & SRAM & SRAM & SRAM & SRAM & SRAM & SRAM & SRAM \\
|
|
\hline
|
|
\multirow{3}{*}{Tecnología} & 0.13 $\mu$m & .15 $\mu$m & 0.18 $\mu$m & 0.22 $\mu$m & 0.09 $\mu$m & & \\
|
|
& 9 capas de cobre & 8 capas de metal & 6 capas de metal & 5 capas de metal & 8 capas de metal & & \\
|
|
& CMOS & CMOS & CMOS & CMOS &CMOS & & \\
|
|
\hline
|
|
SRAM bits (Bloques de RAM) & 216k -- 8M & 72k -- 3M & 64k -- 832k & 32k -- 128k & 72k -- 1.8M & 32k -- 288k & 16k -- 56k \\
|
|
\hline
|
|
\end{tabular}
|
|
} % END \footnotesize{} segmentation
|
|
\caption{Características de FPGAs fabricadas por Xilinx.}
|
|
\label{tab:char-xilinx}
|
|
\end{table}
|
|
|
\section{Hidden Section}
|
\begin{table}[h]
|
asdfafas
|
\centering
|
|
{\footnotesize
|
|
\begin{tabular}[c]{|m{0.13\textwidth}|m{0.13\textwidth}|m{0.13\textwidth}|m{0.13\textwidth}|m{0.13\textwidth}|m{0.13\textwidth}|}
|
|
\hline
|
|
Familia & Accelerator & ProASIC & MX & SX & eX \\
|
|
\hline
|
|
Módulos lógicos & 2.016 -- 32.256 & 5.376 -- 56.320 & 295 -- 2.438 & 768 -- 6.036 & 192 -- 768 \\
|
|
\hline
|
|
\textsl{System gates} & 125k -- 2M & 75k -- 1M & 3k -- 54k & 12k -- 108k & 3k -- 12k \\
|
|
\hline
|
|
Pines de I/O & 168 -- 684 & 204 -- 712 & 57 -- 202 & 130 -- 360 & 84 -- 132 \\
|
|
\hline
|
|
Flip-flops & 1.344 -- 21.504 & 5.376 -- 26.880 & 147 -- 1.822 & 512 -- 4.024 & 128 -- 512 \\
|
|
\hline
|
|
Frec. máxima interna & 500 MHz & 250 MHz & 250 MHz & 350 MHz & 350 MHz \\
|
|
\hline
|
|
Voltaje & 1.5 V & 2.5 V, 3.3 V & 3.3 V, 5 V & 2.5 V, 3.3 V, 5 V & 2.5 V, 3.3 V, 5 V \\
|
|
\hline
|
|
Inter\-conexiones & \textsl{Antifuse} & \textsl{Flash} & \textsl{Antifuse} & \textsl{Antifuse} & \textsl{Antifuse}\\
|
|
\hline
|
|
\multirow{3}{*}{Tecnología} & 0.15 $\mu$m & .22 $\mu$m & 0.45 $\mu$m & 0.22 $\mu$m & 0.22 $\mu$m \\
|
|
& 7 capas de metal & 4 capas de metal & 3 capas de metal & & \\
|
|
& CMOS & CMOS & CMOS & CMOS &CMOS \\
|
|
\hline
|
|
SRAM bits & 29 k -- 339 k & 14 k -- 198 k & 2.56 k & n.a. & n.a. \\
|
|
\hline
|
|
\end{tabular}
|
|
} % END \footnotesize{} segmentation
|
|
\caption{Características de FPGAs fabricadas por Actel.}
|
|
\label{tab:char-actel}
|
|
\end{table}
|
|
|
|
Nótese que todas las FPGAs de Xilinx usan SRAM para almacenar las interconexiones, por lo que son reprogramables, pero volátiles (es así que requieren de una ROM externa). en cambio, las FPGAs de Actel son no-volátiles (estos usan fusibles electrónicos), pero no son reprogramables (excepto una familia, la cual usa memoria \textsl{Flash}). Ya que cada enfoque tiene sus propias ventajas y desventajas, la aplicación real dictará cual arquitectura de chip es la apropiada.
|
|
|
|
\nomenclature[z-pal]{PAL}{\textsl{Programmable Array Logic}} % first letter Z is for Acronyms
|
|
\nomenclature[z-ff]{FF}{flip-flop, circuito que tiene dos estados estables y puede ser usado para almacenar información}
|
|
\nomenclature[z-palce]{PALCE}{\textsl{PAL CMOS Electrically erasable/programmable}}
|
|
\nomenclature[z-cpld]{CPLD}{\textsl{Complex Programmable Logic Device}}
|
|
\nomenclature[z-fpga]{FPGA}{\textsl{Field Programmable Gate Array}}
|
|
\nomenclature[z-eeprom]{EEPROM}{\textsl{Electrically Erasable Programmable Read-Only Memory}}
|
|
\nomenclature[z-clb]{CLB}{\textsl{Configurable Logic Block}}
|
|
\nomenclature[z-sram]{SRAM}{\textsl{Static-RAM}}
|
|
\nomenclature[z-pll]{PLL}{\textsl{Phase-Locked Loop}}
|
|
\nomenclature[z-dll]{DLL}{\textsl{Delay-Locked Loop}}
|
|
\nomenclature[z-pci]{PCI}{\textsl{Peripheral Component Interconnect}}
|
|
\nomenclature[z-dsp]{DSP}{\textsl{Digital Signal Processor}}
|
|
|
|
\section{Ámbito de implementación}
|
|
\label{sec:amb-impl}
|
|
|
|
\subsection{Antecedentes}
|
|
\label{sec:amb-impl-antec}
|
|
|
\begin{landscape}
|
\begin{landscape}
|
|
|
\section*{Subplots}
|
\section*{Subplots}
|
I can cite Wall-E (see Fig.~\ref{fig:WallE}) and Minions in despicable me (Fig.~\ref{fig:Minnion}) or I can cite the whole figure as Fig.~\ref{fig:animations}
|
I can cite Wall-E (see Fig.~\ref{fig:WallE}) and Minions in despicable me (Fig.~\ref{fig:Minnion}) or I can cite the whole figure as Fig.~\ref{fig:animations}
|
