OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [informe-tesis/] [reports/] [PPS/] [maximiq/] [manual usuario/] [tex/] [intro.tex] - Diff between revs 162 and 170

Go to most recent revision | Show entire file | Details | Blame | View Log

Rev 162 Rev 170
Line 95... Line 95...
\end{center}
\end{center}
\caption[Diagrama de bloques]{Diagrama de bloques del hardware.}
\caption[Diagrama de bloques]{Diagrama de bloques del hardware.}
\label{intro:bloques}
\label{intro:bloques}
\end{figure}
\end{figure}
 
 
La función de la placa S3Power la realiza principalmente el \emph{chip TPS75003} el cuál tiene un regulador lineal y controladores para dos fuentes conmutadas, lo cual permite suministrar energía regulada con tres valores de tensión y distintas características de arranque
La función de la placa S3Power la realiza principalmente el \emph{chip TPS75003} el cuál tiene un regulador lineal y controladores para dos fuentes conmutadas, lo cual permite suministrar energía regulada con tres valores de tensión y distintas características de arranque\footnote{Una explicación mas detallada de \emph{S3Power} puede consultarse en el capítulo \ref{s3power:chapter}.}.
\footnote{Una explicación mas detallada de \emph{S3Power} puede consultarse en el capítulo \ref{s3power:chapter}.}.
 
Los voltajes utilizados por la FPGA son de 1.2V, 2.5V y 3.3V.
Los voltajes utilizados por la FPGA son de 1.2V, 2.5V y 3.3V.
 
 
En la placa PHR, la FPGA se conecta a los distintos periféricos que se distinguen en la Fig. \ref{intro:bloques} con un fondo amarillo. El conjunto de periféricos está compuesto por \emph{LEDs}, \emph{Llaves DIP},  \emph{Botones}, el \emph{display de siete segmentos cuádruple} y el \emph{puerto serie}
En la placa PHR, la FPGA se conecta a los distintos periféricos que se distinguen en la Fig. \ref{intro:bloques} con un fondo amarillo. El conjunto de periféricos está compuesto por \emph{LEDs}, \emph{Llaves DIP},  \emph{Botones}, el \emph{display de siete segmentos cuádruple} y el \emph{puerto serie}\footnote{Mas información sobre \emph{periféricos} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:perifericos}.}.
\footnote{Mas información sobre \emph{periféricos} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:perifericos}.}.
 
Para el caso de los dos últimos la conexión es a través de respectivos drivers.
 
 
 
Un recurso que puede facilitar el diseño de los proyectos es la señal de reloj. La placa PHR pone a disposición del usuario diversas señales de clock que van desde  una frecuencia mínima de 977 Hz hasta una frecuencia máxima de 50MHz
Un recurso que puede facilitar el diseño de los proyectos es la señal de reloj. La placa PHR pone a disposición del usuario diversas señales de clock que van desde  una frecuencia mínima de 977 Hz hasta una frecuencia máxima de 50MHz\footnote{Mas información sobre \emph{relojes} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:clocks}.}.
\footnote{Mas información sobre \emph{relojes} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:clocks}.}.
 
 
 
Para que la placa sea apta además para la realización de prototipos, se incluyeron dos conectores, que tienen acceso directo a los pines de la FPGA.
Para que la placa sea apta además para la realización de prototipos, se incluyeron dos conectores, con los cuales se el usuario tine acceso directo a los pines de la FPGA\footnote{Mas información sobre \emph{entradas y salidas de propósito general} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:gpio}.}.
\footnote{Mas información sobre \emph{entradas y salidas de propósito general} en capítulo \ref{phr:chapter}, página \pageref{phr:sec:gpio}.}.
 
 
 
La placa OOCD Link incluye el \emph{chip FT2232D} que establece una interfaz JTAG controlable mediante una conexión USB. Se establece un anillo JTAG con la FPGA y la memoria PROM que se implementa con el \emph{chip XCF02S }
La placa OOCD Link incluye el \emph{chip FT2232D} que establece una interfaz JTAG controlable mediante una conexión USB. Un anillo JTAG se establece con la FPGA y la memoria PROM, ésta ultima implementada con el \emph{chip XCF02S}\footnote{Mas información sobre la \emph{placa OOCD Link} en capítulo \ref{oocd:chapter}. Sobre el proceso de configuración refiérase a la sección \emph{Configuración de la FPGA} del capítulo \ref{phr:chapter}, página \pageref{phr:sec:fpga_conf}.}.
\footnote{Mas información sobre la \emph{placa OOCD Link} en capítulo \ref{oocd:chapter}. Sobre el proceso de configuración refiérase a la sección \emph{Configuración de la FPGA} del capítulo \ref{phr:chapter}, página \pageref{phr:sec:fpga_conf}.}.
 
 
 
 
 
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION%
%NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION  NEW SECTION%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.