| Line 11... |
Line 11... |
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
%NEW SECTION NEW SECTION NEW SECTION NEW SECTION NEW SECTION%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
|
\section{El chip FPGA}
|
\section{El chip FPGA}
|
|
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
\subsection{Requerimientos de alimentación}\label{phr:alimentacion}
|
|
El chip XC3S200A tiene varias entradas de alimentación que se describen de manera sucinta en la Tabla \ref{phr:powersignals}. La FPGA cuenta con un circuito especializado de \textsl{Power-On Reset} (POR) que controla tres tensiones de alimentación (VCCINT, VCCAUX y VCCO2) y mantiene al chip en estado de reset hasta que se alcanzan los niveles seguros de trabajo para proseguir con la carga del sistema. Las señales de alimentación deben arrancar con cierta pendiente y demostrar una estabilidad determinada para garantizar que el circuito POR libere el reset. Para mas información referida al sistema de alimentación vease al capitulo \ref{s3power:chapter} en la pág. \pageref{s3power:chapter}.
|
|
|
|
\begin{table}[h]
|
|
\begin{center}
|
|
\begin{tabular}{|c|p{8cm}|p{5cm}|}
|
|
\hline
|
|
\textbf{Entrada} & \textbf{Descripción} & \textbf{Tensión nominal} \\ \hline
|
|
\hline
|
|
$V_{CCINT}$ & Es la tensión de alimentación del núcleo interno. Alimenta las funciones lógicas internas como los CLBs (\emph{Bloques Lógicos Configurables}) y los bloques de RAM. & 1.2V \\ \hline
|
|
$V_{CCAUX}$ & Fuente de tensión auxiliar. Alimenta elementos tales como los DCMs (\textsl{Digital Clock Managers}), drivers diferenciales, pines de configuración dedicados y la interfaz JTAG. & 2.5V o 3.3V \\ \hline
|
|
$V_{CCO0}$ & Alimenta los buffers de salida del Banco de E/S número 0. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
|
$V_{CCO1}$ & Alimenta los buffers de salida del Banco de E/S número 1. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
|
$V_{CCO2}$ & Alimenta los buffers de salida del Banco de E/S número 2. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
|
$V_{CCO3}$ & Alimenta los buffers de salida del Banco de E/S número 3. & Seleccionable entre 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V. \\ \hline
|
|
\end{tabular}
|
|
\end{center}
|
|
\caption[Entradas de alimentación]{Entradas de alimentación para la familia Spartan-3A.}
|
|
\label{phr:powersignals}
|
|
\end{table}
|
|
|
\section{Memoria del FPGA}
|
\section{Memoria del FPGA}
|
|
|
\section{Interfaz JTAG}
|
\section{Interfaz JTAG}
|
|
|
\section{Fuentes de \textsl{clock}}
|
\section{Fuentes de \textsl{clock}}
|
