| Line 13... |
Line 13... |
\usepackage{float}
|
\usepackage{float}
|
\usepackage{fancyhdr}
|
\usepackage{fancyhdr}
|
\usepackage{caption}
|
\usepackage{caption}
|
\usepackage{subcaption}
|
\usepackage{subcaption}
|
\usepackage{amssymb}
|
\usepackage{amssymb}
|
\title{Plataforma de hardware recofigurable \\ \small{Armado - Testeo y Documentación de las placas de finales}}
|
\title{Plataforma de hardware reconfigurable \\ \small{Armado, Testeo y Documentación de las placas (primeras versiones)}}
|
\author{Luis A. Guanuco}
|
\author{Luis A. Guanuco}
|
\date{Agosto 2013}
|
\date{Agosto 2013}
|
\pagestyle{fancy}
|
\pagestyle{fancy}
|
\addtolength{\textheight}{2cm}
|
\addtolength{\textheight}{2cm}
|
%\addtolength{\voffset}{-1cm}
|
%\addtolength{\voffset}{-1cm}
|
| Line 33... |
Line 33... |
\includegraphics[width=0.3\textwidth]{images/logov2_ES}
|
\includegraphics[width=0.3\textwidth]{images/logov2_ES}
|
\end{figure}
|
\end{figure}
|
|
|
\section{Introducción}
|
\section{Introducción}
|
|
|
La documentación que se presenta en éste reporte describe los pasos a seguir para el \emph{armado, testéo y depuración} de las distintas placas que conformarán la \emph{Plataforma de Hardware Reconfigurable -- PHR}.
|
Luego de la etapa de prototipado se ha logrado las primeras versiones de las diferentes placas. Junto a la documentación generada en anteriores reportes se completa el ciclo de desarrollo del proyecto. En el presente reporte se describirá tan solo la etapa final que hace referencia al subtítulo del informe \emph{Armado, Testeo y Documentación de las placas}.
|
Se presenta un esquema general de tres etapas, sin embargo, cada una de ellas presenta una complejidad diferente.
|
|
|
\section{Armado}
|
|
\label{sec:armado}
|
|
|
|
En anteriores reportes se han realizado el proceso de armado de las placas, en aquellas oportunidades se trabajó con versiones prototipos. Para evitar repetir los procesos la presentación de los procesos llevados adelante en estas versiones de las placas será como sigue,
|
|
|
|
\begin{itemize}
|
|
\item Identificación de los componentes.
|
|
\item Instalación y reconocimiento de las herramientas necesarias para el proceso de soldadura \ac{SMD}.
|
|
\item Testeo visual (utilización de cámaras con zoom) y eléctrico sobre los pines de alimentación de los dispositivos \ac{SMD}, especialmente los dispositivos semiconductores.
|
|
\end{itemize}
|
|
|
|
\section{Placas}
|
|
\label{sec:placas}
|
|
|
|
Las placas que se han armado son,
|
|
|
|
\begin{itemize}
|
|
\item OOCDLinks
|
|
\item S3Power
|
|
\item PHRBoard
|
|
\end{itemize}
|
|
|
|
Las primeras dos placas ya fueron testeadas anteriormente pero en estas versiones se presentan cambios que no son significativos. La última placa es la continuación del desarrollo llevado anteriormente con la placa FPGA (PHR version BETA)\cite{schedule_2012-08-24}. Se anexará al final del reporte las observaciones sobre las potenciales modificaciones que han sido resultado del testeo que se describirán en las secciones siguientes.
|
|
|
|
\subsection{OOCDLinks}
|
|
\label{sec:oocdlinks}
|
|
|
|
En la Figura \ref{fig:oocdlink-sch} se puede ver el circuito esquemático de la placa OOCDLinks, se aclara que con esta figura se distingan los componentes, pues esto se presenta en la sección de Anexos. En esta versión se ha modificado la posición del conector USB, en relación con la primera versión armada. Además se agregó cuatro agujeros que permitirán sujetar la placa en algún gabinete o soporte de base. En la Figura \ref{fig:oocdlik-pcb-layers} se muestra el PCB con la distribución de los componentes. En las Figuras \ref{fig:oocdlink-pcb-3d-1} y \ref{fig:oocdlink-pcb-3d-2} se tienen los modelos en 3D de la placa. La versión final de la placa, con los componentes montados, se puede ver en las Figuras \ref{fig:oocdlink-foto-1} y \ref{fig:oocdlink-foto-2}.
|
|
|
|
\begin{figure}[ht]
|
|
\centering
|
|
\includegraphics[width=8cm]{images_informe_adec/OOCDLink-pcb-layers}
|
|
\caption{Distribución de los componentes en la placa \emph{OOCDLink}.}
|
|
\label{fig:oocdlik-pcb-layers}
|
|
\end{figure}
|
|
|
|
\begin{figure}[hb]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-1}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:oocdlink-pcb-3d-1}
|
|
\end{subfigure}
|
|
% --
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-2}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:oocdlink-pcb-3d-2}
|
|
\end{subfigure}
|
|
\caption{Modelo en 3D de la placa \emph{OOCDLink}.}
|
|
\label{fig:oocdlink-pcb-3d}
|
|
\end{figure}
|
|
|
|
\begin{figure}[h]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-1}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:oocdlink-foto-1}
|
|
\end{subfigure}
|
|
% --
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-2}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:oocdlink-foto-2}
|
|
\end{subfigure}
|
|
\caption{Fotografías de la placa \emph{OOCDLink}.}
|
|
\label{fig:oocdlink-foto}
|
|
\end{figure}
|
|
|
|
|
|
|
\begin{thebibliography}{}
|
\begin{thebibliography}{}
|
\bibitem{2012-SSE-FIUBA-NT01-00} Sebastián García, ``Entorno de desarrollo de firmware sobre arquitectura ARM Cortex-M3, basado en herramientas libres'', 31 de Julio del 2013, Versión 0
|
\bibitem{schedule_2012-08-24} Luis A. Guanuco, ``Plataforma de hardware reconfigurable (Armado - Testeo y Documentación de las placas de prototipaje)'', Agosto 2012, 2.3.4.~FPGA (PHR version BETA), 8~p.
|
\bibitem{openocd-manual-autoprobing} \ac{openocd}, ``\ac{openocd} User's Guide'', 25 de Noviembre del 2012, 10.7~Autoprobing, 58~p., Versión 0.7.0-dev
|
\bibitem{openocd-manual-autoprobing} \ac{openocd}, ``\ac{openocd} User's Guide'', 25 de Noviembre del 2012, 10.7~Autoprobing, 58~p., Versión 0.7.0-dev
|
\end{thebibliography}
|
\end{thebibliography}
|
|
|
\newpage{}
|
\newpage{}
|
|
\clearpage{}
|
\appendix{}
|
\appendix{}
|
|
|
\section{Acrónimos}
|
\section{Acrónimos}
|
\begin{acronym}
|
\begin{acronym}
|
\acro{PHR}[PHR]{Plataforma de Hardware Reconfigurable}
|
\acro{PHR}[PHR]{Plataforma de Hardware Reconfigurable}
|
| Line 58... |
Line 131... |
\acro{FPGA}[FPGA]{\textsl{Field Programmable Gate Array}}
|
\acro{FPGA}[FPGA]{\textsl{Field Programmable Gate Array}}
|
\acro{PROM}[PROM]{\textsl{Programmable Read-Only Memory}}
|
\acro{PROM}[PROM]{\textsl{Programmable Read-Only Memory}}
|
\acro{SO}[SO]{sistema operativo}
|
\acro{SO}[SO]{sistema operativo}
|
\acro{GPL}[GPL]{\textsl{General Public License}}
|
\acro{GPL}[GPL]{\textsl{General Public License}}
|
\acro{UTN-FRC}{Universidad Tecnológica Nacional -- Facultad Regional Córdoba}
|
\acro{UTN-FRC}{Universidad Tecnológica Nacional -- Facultad Regional Córdoba}
|
|
\acro{SMD}{\textsl{Surface Mount Soldering}}
|
\end{acronym}
|
\end{acronym}
|
|
|
\section{Repositorio de proyecto}
|
\section{Repositorio de proyecto}
|
|
|
El proyecto se encuentra alojado en los servidores de \emph{OpenCores}. Por lo que se puede acceder a los repositorios mediante el siguiente link, \texttt{http://opencores.org/project,phr}
|
El proyecto se encuentra alojado en los servidores de \emph{OpenCores}. Por lo que se puede acceder a los repositorios mediante el siguiente link, \texttt{http://opencores.org/project,phr}
|
