| Line 15... |
Line 15... |
\usepackage{caption}
|
\usepackage{caption}
|
\usepackage{subcaption}
|
\usepackage{subcaption}
|
\usepackage{amssymb}
|
\usepackage{amssymb}
|
\title{Plataforma de hardware reconfigurable \\ \small{Armado, Testeo y Documentación de las placas (primeras versiones)}}
|
\title{Plataforma de hardware reconfigurable \\ \small{Armado, Testeo y Documentación de las placas (primeras versiones)}}
|
\author{Luis A. Guanuco}
|
\author{Luis A. Guanuco}
|
\date{Agosto 2013}
|
\date{Agosto 2013\\\scriptsize{$LastChangedRevision: 233 $}}
|
\pagestyle{fancy}
|
\pagestyle{fancy}
|
\addtolength{\textheight}{2cm}
|
\addtolength{\textheight}{2cm}
|
%\addtolength{\voffset}{-1cm}
|
%\addtolength{\voffset}{-1cm}
|
%\addtolength{\textwidth}{1cm}
|
%\addtolength{\textwidth}{1cm}
|
|
|
| Line 39... |
Line 39... |
|
|
Luego de la etapa de prototipado se ha logrado las primeras versiones de las diferentes placas. Junto a la documentación generada en anteriores reportes se completa el ciclo de desarrollo del proyecto en su primer versión. En el presente reporte se describirá la etapa final que hace referencia al subtítulo del informe \emph{Armado, Testeo y Documentación de las placas}.
|
Luego de la etapa de prototipado se ha logrado las primeras versiones de las diferentes placas. Junto a la documentación generada en anteriores reportes se completa el ciclo de desarrollo del proyecto en su primer versión. En el presente reporte se describirá la etapa final que hace referencia al subtítulo del informe \emph{Armado, Testeo y Documentación de las placas}.
|
|
|
En esta etapa también se documentan las futuras modificaciones ya sean por errores que se hayan encontrado o por mejoras para futuras versiones.
|
En esta etapa también se documentan las futuras modificaciones ya sean por errores que se hayan encontrado o por mejoras para futuras versiones.
|
|
|
\section{Armado}
|
\section{Conceptos para el Armado}
|
\label{sec:armado}
|
\label{sec:armado}
|
|
|
Aquí se busca una metodología a implementar en el proceso de armado de las placas. Si bien a primera vista resulta una actividad sencilla, aquí se utilizan tecnologías \ac{SMD} para los encapsulados y al tener varios componentes es necesario documentar el proceso a seguir. Además se tiene en cuenta que la documentación generada será útil para otros proyectos similares. El proceso de armado podría componerse por,
|
Aquí se busca una metodología a implementar en el proceso de armado de las placas. Si bien a primera vista resulta una actividad sencilla, aquí se utilizan tecnologías \ac{SMD} para los encapsulados y al tener varios componentes es necesario documentar el proceso a seguir. Además se tiene en cuenta que la documentación generada será útil para otros proyectos similares. El proceso de armado podría componerse por,
|
|
|
\begin{itemize}
|
\begin{itemize}
|
| Line 88... |
Line 88... |
\end{figure}
|
\end{figure}
|
|
|
\subsection{Herramientas para soldadura \ac{SMD}}
|
\subsection{Herramientas para soldadura \ac{SMD}}
|
\label{sec:arm-smd-tools}
|
\label{sec:arm-smd-tools}
|
|
|
La soldadura de componentes \ac{SMD} fácilmente puede ser realizada con los soladores comunes. Los equipos especializados para la soldadura de componentes \ac{SMD} son costosos y en algunos casos innecesarios o fácilmente suplantado con soldadores básicos. Lo que realmente marca una diferencia entre realizar una buena o mala soldadura es la disponibilidad de un buen \emph{Flux}. El flux es una resina adherente, que mejora substancialmente la adherencia del estaño. Esta sustancia se presenta en dos formas, una líquida y otra en pasta.
|
La soldadura de componentes \ac{SMD} fácilmente puede ser realizada con los soladores comunes. Los equipos especializados para la soldadura de componentes \ac{SMD} son costosos y en algunos casos innecesarios o fácilmente suplantado con soldadores básicos. Lo que realmente marca una diferencia entre realizar una buena o mala soldadura es tener en cuenta,
|
|
|
\section{Placas}
|
\begin{description}
|
|
\item[... un buen Flux] El flux es una resina adherente, que mejora substancialmente la adherencia del estaño. Esta sustancia se presenta en dos formas, una líquida y otra en pasta.
|
|
\item[... una buena máscara del PCB] La máscara de una placa PCB permite identificar el área sobre el pads que está en contacto con pin/pines de componente a soldar. Esta máscara es de un material aislante y térmicamente resistente al proceso de soldadura. De no existir esta capa sobre el cobre, el estaño se desplazaría por todas las pistas.
|
|
\end{description}
|
|
|
|
Obviamente que se necesitarán otras herramientas comunes como son,
|
|
|
|
\begin{itemize}
|
|
\item Lupa o cámara de video con zoom óptico y digital
|
|
\item Estaño de 0.5 mm de diámetro
|
|
\item Pinzas para sostener componentes pequeños (SMD)
|
|
\item Alcohol isopropílico y telas de algodón
|
|
\item Mallas de cobre para retirar estaño
|
|
\end{itemize}
|
|
|
|
Cada una de las placas que se armaron siguieron la estructura planteada. En las secciones siguientes se muestran las diferentes placas ya listas y se realizarán observaciones que se encontraron en su armado.
|
|
|
|
\section{Placas armadas}
|
\label{sec:placas}
|
\label{sec:placas}
|
|
|
Las placas que se han armado son,
|
Las placas que se listan a continuación fueron armadas en el orden cronológico dispuesto. El orden fue propuesto por la complejidad que presentan cada una de ellas y la rapidez con la que se podría probar independientemente una de otra.
|
|
|
\begin{itemize}
|
\begin{itemize}
|
\item OOCDLinks
|
\item OOCDLinks
|
\item S3Power
|
\item S3Power
|
\item PHRBoard
|
\item PHRBoard
|
\end{itemize}
|
\end{itemize}
|
|
|
Las primeras dos placas ya fueron testeadas anteriormente pero en estas versiones se presentan cambios que no son significativos. La última placa es la continuación del desarrollo llevado anteriormente con la placa FPGA (PHR version BETA)\cite{schedule_2012-08-24}. Se anexará al final del reporte las observaciones sobre las potenciales modificaciones que han sido resultado del testeo que se describirán en las secciones siguientes.
|
Las primeras dos placas ya fueron testeadas anteriormente pero en estas versiones se presentan cambios que no son significativos. La última placa es la continuación del desarrollo llevado anteriormente con la placa FPGA (PHR version BETA)\cite{schedule_2012-08-24}.
|
|
|
\subsection{OOCDLinks}
|
En la descripción de cada una de las placas armadas se marcarán las \emph{modificaciones} necesarias para mejorar las próximas versiones.
|
\label{sec:oocdlinks}
|
|
|
|
En la Figura \ref{fig:oocdlink-sch} se puede ver el circuito esquemático de la placa OOCDLinks, se aclara que con esta figura se distingan los componentes, pues esto se presenta en la sección de Anexos. En esta versión se ha modificado la posición del conector USB, en relación con la primera versión armada. Además se agregó cuatro agujeros que permitirán sujetar la placa en algún gabinete o soporte de base. En la Figura \ref{fig:oocdlik-pcb-layers} se muestra el PCB con la distribución de los componentes. En las Figuras \ref{fig:oocdlink-pcb-3d-1} y \ref{fig:oocdlink-pcb-3d-2} se tienen los modelos en 3D de la placa. La versión final de la placa, con los componentes montados, se puede ver en las Figuras \ref{fig:oocdlink-foto-1} y \ref{fig:oocdlink-foto-2}.
|
\newpage{}
|
|
\clearpage{}
|
|
\subsection{OOCDLink}
|
|
\label{sec:oocdlink}
|
|
|
\begin{figure}[ht]
|
\begin{figure}[h!]
|
\centering
|
\centering
|
\includegraphics[width=8cm]{images_informe_adec/OOCDLink-pcb-layers}
|
\includegraphics[width=0.3\textwidth]{images_informe_adec/OOCDLink-pcb-layers}
|
\caption{Distribución de los componentes en la placa \emph{OOCDLink}.}
|
\caption{Distribución de los componentes en la placa \emph{OOCDLink}.}
|
\label{fig:oocdlik-pcb-layers}
|
\label{fig:oocdlik-pcb-layers}
|
\end{figure}
|
\end{figure}
|
|
|
|
\begin{figure}[h!]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-1}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:oocdlink-pcb-3d-1}
|
|
\end{subfigure}
|
|
% --
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCDLinks-pcb-3d-2}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:oocdlink-pcb-3d-2}
|
|
\end{subfigure}
|
|
\caption{Modelo en 3D de la placa \emph{OOCDLink}.}
|
|
\label{fig:oocdlink-pcb-3d}
|
|
\end{figure}
|
|
|
|
\begin{figure}[h!]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-1}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:oocdlink-foto-1}
|
|
\end{subfigure}
|
|
% --
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/OOCD_placa-foto-2}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:oocdlink-foto-2}
|
|
\end{subfigure}
|
|
\caption{Fotografías de la placa \emph{OOCDLink}.}
|
|
\label{fig:oocdlink-foto}
|
|
\end{figure}
|
|
|
|
\subsubsection{Modificaciones}
|
|
\label{sec:oocdlink-modif}
|
|
|
|
La placa OOCDLink fue la primera en ser armada y probada. Sobre esta placa se realizó un reporte \cite{schedule_2012-03-20} donde se explica como usar con diferentes placas que implementan el protocolo JTAG para la programación y depuración del dispositivo central utilizado. En el proceso de testeo se encontraron varios cambios a implementar en las nuevas versiones. A continuación se describen los más relevantes.
|
|
|
|
\paragraph{Gabinete}
|
|
|
|
Se podría pensar en dimensionar la nueva versión de la placa para que quepa en algún gabinete estándar. Por lo pronto la versión actual tiene agujeros para sujetar en un principio a una base de acrílico.
|
|
|
|
\paragraph{Eliminar resistores}
|
|
|
|
Se podría pensar en eliminar los resistores que se encuentran conectados entre el FT2232D y el conector JTAG. Estos resistores son: $R17$, $R18$ y $R19$. Originalmente se utilizaban los resistores para que la tensión $V_{REF}$, a $3.3V$, y las señales $TDI$, $TMS$ y $TCK$, a $2.5V$, que darán todas adaptadas. Es decir, los resistores funcionaban como divisores resistivos. Para la placa PHR se utilizan las señales JTAG (TDI, TDO, TMS, TCK) y $V_{REF}$ a $2.5V$. Por lo que ya no se necesitan los resistores divisores.
|
|
|
|
\paragraph{Cambio de conector JTAG}
|
|
|
|
Se podría pensar en utilizar otro conector más pequeño relacionado a las dimensiones. El conector que utiliza la placa OOCDLink actualmente es un conector para microcontroladores ARM7, ARM9, ARM10 y XSCALE, denominado \emph{ARM 20-PIN}. Se podría apuntar a que el conector sea compatible con dispositivos programables PLDs de Xilinx. Por ejemplo, el \emph{Xilinx Parallel Cable IV 14-PIN}. En el caso de no querer perder la compatibilidad con las señales de \textsl{debugging} para los microcontroladores ARM, se podría utilizar el mismo conector ARM 20-PIN pero con un encapsulado más pequeño.
|
|
|
|
\paragraph{Usar el FT232H (simple canal)}
|
|
|
|
El FT2232D dispone de dos canales independientes. Uno se utiliza para acceder a un puerto JTAG y el otro como una UART. Si bien la prestación de tener acceso a un puerto serial desde USB resulta muy beneficioso, no lo es así en el costo del programador JTAG. El FT232H cuenta con un solo canal que implementa la tecnología MPSSE (\textsl{Multi-Protocol Synchronous Serial Engine}). De esta forma se tendría un diseño más reducido y de menor costo.
|
|
|
|
\newpage{}
|
|
\clearpage{}
|
|
|
|
\subsection{S3Power}
|
|
\label{sec:s3power}
|
|
|
|
\begin{figure}[h!]
|
|
\centering
|
|
\includegraphics[width=0.3\textwidth]{images_informe_adec/S3Power_layers}
|
|
\caption{Distribución de los componentes en la placa.}
|
|
\label{fig:s3power-pcb-layers}
|
|
\end{figure}
|
|
|
|
\begin{figure}[h!]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/s3power_pcb_3d_1}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:s3power-pcb-3d-1}
|
|
\end{subfigure}
|
|
% ---
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/s3power_pcb_3d_2}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:s3power-pcb-3d-2}
|
|
\end{subfigure}
|
|
\caption{Modelo en 3D de la placa \emph{S3Power}.}
|
|
\label{fig:s3power-pcb-3d}
|
|
\end{figure}
|
|
|
|
\begin{figure}[h!]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/s3power_foto_1}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:s3power-foto-1}
|
|
\end{subfigure}
|
|
% --
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/s3power_foto_2}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:s3power-foto-2}
|
|
\end{subfigure}
|
|
\caption{Fotografías de la placa \emph{S3Power}.}
|
|
\label{fig:s3power-foto}
|
|
\end{figure}
|
|
|
|
|
|
\subsubsection{Modificaciones}
|
|
\label{sec:s3power-modif}
|
|
|
|
Para esta versión no hay observaciones/modificaciones que se puedan hacer. Quizá se pueda pensar en el futuro embeber la parte de potencia en la misma placa. En esta versión del proyecto PHR se utilizó la placa S3Power desarrollada por el INTI con la intensión de re-utilizar desarrollos libres y dar un marco de cooperativismo sobre los desarrollos locales.
|
|
|
|
\newpage{}
|
|
\clearpage{}
|
|
|
|
\subsection{PHRBoard}
|
|
\label{sec:phrboard}
|
|
|
|
\begin{figure}[h!]
|
|
\centering
|
|
\includegraphics[width=0.5\textwidth]{images_informe_adec/PHRboard_layers}
|
|
\caption{Distribución de los componentes en la placa.}
|
|
\label{fig:phr-pcb-pcbnew-top}
|
|
\end{figure}
|
|
|
|
\begin{figure}[h!]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/PHRboard_3d_1}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:phr-pcb-3d-1}
|
|
\end{subfigure}
|
|
% --
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/PHRboard_3d_2}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:phr-pcb-3d-2}
|
|
\end{subfigure}
|
|
\caption{Modelo en 3D de la placa \emph{S3Power}.}
|
|
\label{fig:phrboard-foto}
|
|
\end{figure}
|
|
|
|
|
|
\begin{figure}[h!]
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/DSCN4528}
|
|
\caption{Perspectiva 1.}
|
|
\label{fig:phr-pcb-foto-1}
|
|
\end{subfigure}
|
|
% --
|
|
\begin{subfigure}{0.5\textwidth}
|
|
\centering
|
|
\includegraphics[width=\textwidth]{images_informe_adec/DSCN4529}
|
|
\caption{Perspectiva 2.}
|
|
\label{fig:phr-pcb-foto-2}
|
|
\end{subfigure}
|
|
\caption{Fotografías de la placa \emph{S3Power}.}
|
|
\label{fig:phrboard-foto}
|
|
\end{figure}
|
|
|
|
\subsubsection{Modificaciones}
|
|
\label{sec:phrboard-modif}
|
|
|
|
|
|
\newpage{}
|
|
\clearpage{}
|
|
|
\begin{thebibliography}{}
|
\begin{thebibliography}{}
|
|
|
\bibitem{schedule_2012-08-24} Luis A. Guanuco, ``Plataforma de hardware reconfigurable (Armado - Testeo y Documentación de las placas de prototipaje)'', Agosto 2012, 2.3.4.~FPGA (PHR version BETA), 8~p.
|
\bibitem{schedule_2012-08-24} Luis A. Guanuco, ``Plataforma de hardware reconfigurable (Armado - Testeo y Documentación de las placas de prototipaje)'', Agosto 2012, 2.3.4.~FPGA (PHR version BETA), 8~p.
|
|
|
\bibitem{openocd-manual-autoprobing} \ac{openocd}, ``\ac{openocd} User's Guide'', 25 de Noviembre del 2012, 10.7~Autoprobing, 58~p., Versión 0.7.0-dev
|
\bibitem{openocd-manual-autoprobing} \ac{openocd}, ``\ac{openocd} User's Guide'', 25 de Noviembre del 2012, 10.7~Autoprobing, 58~p., Versión 0.7.0-dev
|
|
|
|
\bibitem{schedule_2012-03-20} Luis A. Guanuco, ``Plataforma de hardware reconfigurable (JTAG -- Configuración OOCD-Links, (Hardware \& Software)'', Marzo 2013.
|
|
|
\end{thebibliography}
|
\end{thebibliography}
|
|
|
\newpage{}
|
\newpage{}
|
\clearpage{}
|
\clearpage{}
|
\appendix{}
|
\appendix{}
|
