OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [papers/] [PHR/] [2014-03-12/] [bare_conf.tex] - Diff between revs 155 and 159

Go to most recent revision | Show entire file | Details | Blame | View Log

Rev 155 Rev 159
Line 125... Line 125...
 
 
 
 
% *** GRAPHICS RELATED PACKAGES ***
% *** GRAPHICS RELATED PACKAGES ***
%
%
\ifCLASSINFOpdf
\ifCLASSINFOpdf
  % \usepackage[pdftex]{graphicx}
\usepackage[pdftex]{graphicx}
  % declare the path(s) where your graphic files are
  % declare the path(s) where your graphic files are
  % \graphicspath{{../pdf/}{../jpeg/}}
  % \graphicspath{{../pdf/}{../jpeg/}}
  % and their extensions so you won't have to specify these with
  % and their extensions so you won't have to specify these with
  % every instance of \includegraphics
  % every instance of \includegraphics
  % \DeclareGraphicsExtensions{.pdf,.jpeg,.png}
  % \DeclareGraphicsExtensions{.pdf,.jpeg,.png}
Line 263... Line 263...
% subfigure.sty has been superceeded by subfig.sty.
% subfigure.sty has been superceeded by subfig.sty.
 
 
 
 
 
 
%\usepackage[caption=false]{caption}
%\usepackage[caption=false]{caption}
%\usepackage[font=footnotesize]{subfig}
\usepackage[font=footnotesize,caption=false]{subfig}
% subfig.sty, also written by Steven Douglas Cochran, is the modern
% subfig.sty, also written by Steven Douglas Cochran, is the modern
% replacement for subfigure.sty. However, subfig.sty requires and
% replacement for subfigure.sty. However, subfig.sty requires and
% automatically loads Axel Sommerfeldt's caption.sty which will override
% automatically loads Axel Sommerfeldt's caption.sty which will override
% IEEEtran.cls handling of captions and this will result in nonIEEE style
% IEEEtran.cls handling of captions and this will result in nonIEEE style
% figure/table captions. To prevent this problem, be sure and preload
% figure/table captions. To prevent this problem, be sure and preload
Line 321... Line 321...
 
 
% --------------- USEPACKAGE agregados por guanucoluis ----------------
% --------------- USEPACKAGE agregados por guanucoluis ----------------
 
 
\usepackage[utf8]{inputenc}
\usepackage[utf8]{inputenc}
%\usepackage[spanish]{babel}
%\usepackage[spanish]{babel}
 
%\usepackage[pdftex]{graphicx}
 
 
 
 
% ------------------------- Agregados por maxi ------------------------
% ------------------------- Agregados por maxi ------------------------
 
 
\renewcommand{\abstractname}{Resumen}
\renewcommand{\abstractname}{Resumen}
 
 
Line 437... Line 439...
% make the title area
% make the title area
\maketitle
\maketitle
 
 
 
 
\begin{abstract}
\begin{abstract}
Este paper trata sobre una plataforma diseñada para ser utilizada en ámbitos educativos en la enseñanza de Lenguajes de Descripción de Hardware (HDLs). Para tal fin, utiliza una FPGA de Xilinx e incluye periféricos clásicos empleados en los primeros cursos de electrónica. La plataforma puede conectarse a una computadora estándar y está disponible bajo licencia GNU.
 
 
Este trabajo trata sobre una plataforma diseñada para ser utilizada en ámbitos educativos en la enseñanza de Lenguajes de Descripción de Hardware (HDLs). Para tal fin, utiliza una FPGA de Xilinx e incluye periféricos clásicos empleados en los primeros cursos de electrónica. La plataforma puede conectarse a una computadora estándar y está disponible bajo licencia GNU.
 
 
\end{abstract}
\end{abstract}
% IEEEtran.cls defaults to using nonbold math in the Abstract.
% IEEEtran.cls defaults to using nonbold math in the Abstract.
% This preserves the distinction between vectors and scalars. However,
% This preserves the distinction between vectors and scalars. However,
% if the conference you are submitting to favors bold math in the abstract,
% if the conference you are submitting to favors bold math in the abstract,
Line 464... Line 467...
% creates the second title. It will be ignored for other modes.
% creates the second title. It will be ignored for other modes.
\IEEEpeerreviewmaketitle
\IEEEpeerreviewmaketitle
 
 
\section{Introducción}
\section{Introducción}
 
 
 
En estas últimas décadas los sistemas embebidos han cobrado una gran importancia, en particular se hace referencia a los Dispositivos Lógicos Programables (PLDs, siglas en inglés). Estos dispositivos lógicos actualmente ofrecen grandes recursos de hardware debido a los avances en los procesos de integración en su fabricación, obviamente que ha beneficiado a todos los circuitos integrados (ICs, siglas en inglés) en general.
 
 
 
Los Dispositivos Lógicos Programables fueron introducidos a medidos de 1970s. Se basaba en la idea de construir circuitos lógicos combinacionales que fueran programables. Contrariamente a los microprocesadores, los cuales pueden correr un programa sobre un hardware fijo, la programabilidad de los PLDs hace referencia a niveles de hardware. En otras palabras, un PLD es un chip de propósitos generales cuyo hardware puede ser reconfigurado dependiendo de especificaciones particulares del desarrollador.
 
 
 
Si bien las diferentes industrias (militar[REF], automotriz[REF], comunicaciones[REF], de consumo[REF], etc.) son quienes demandan constantemente avances tecnológicos, muchas veces el sector académico resulta ser el gestor de grandes desarrollos e investigaciones que beneficia a estas industrias. En nuestra región la tecnología PLDs se encuentra en su auge hace unos años. Instituciones gubernamentales de defensa[REF], aeroespaciales[REF], comunicaciones[REF] están implementando dispositivos como FPGAs y CPLDs en sus diseños. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos[REF].
 
 
 
En el estudio de nuevos sistemas digitales las herramientas de software son eficientes, pues permiten realizar simulaciones que se asemejan a la implementación física. Pero muchas veces son necesarias las implementaciones en hardware y es ahí donde se hacen necesarias las plataformas evaluadoras. Estas placas disponen de un diseño que cubre un gran espectro de aplicación según la tecnología y la complejidad del desarrollo. Este concepto no solo se aplica a los sistemas embebidos, pues varias áreas científicas requieren de un gran porcentaje de laboratorio[REF].
 
 
 
La mayoría de las plataformas de evaluación comerciales son fabricadas en el exterior del país. Se han encontrado desarrollos nacionales pero no son comercializados sino usados en laboratorios universitarios. Entre las empresas fabricantes de sistemas embebidos basados en dispositivos PLDs, se destacan: Xilix, Altera y Digilent. Los principales perfiles de sus desarrollos se encuentran orientados a,
 
\begin{itemize}
 
\item Sistemas de comunicaciones
 
\item Procesamiento de Señales Digitales (DSP)
 
\item Automovilismo
 
\end{itemize}
 
En la Figura [REF] se pueden ver tres diferentes plataformas orientadas al diseño de sistemas digitales \footnote{Alguna de estas plataformas disponen de módulos conversores ADC y DAC, por lo que se podría decir que también permiten la implementación de sistemas analógicos en dominio discreto.}.
 
 
 
\begin{figure*}[t]
 
%  \centerline{
 
    \subfloat[Avnet Spartan-6 LX150T (Xilinx/Avnet)]{\includegraphics[width=2in]{img/Avnet-Spartan-6-lx150T-dev-kit}%
 
      \label{fig:xilinx-board}}%}
 
%  \hfil
 
%  \centerline{
 
    \subfloat[DE0-Nano (Altera)]{\includegraphics[width=2in]{img/de0-nano}%
 
      \label{fig:altera-board}}%}
 
%  \hfil
 
%  \centerline{
 
    \subfloat[BASYS2 (Digilent)]{\includegraphics[width=2in]{img/BASYS2-top-400}%
 
      \label{fig:digilent-board}}%}
 
  \caption{Plataformas de desarrollo educativas basadas en FPGAs}
 
  \label{fig:board-fpga}
 
\end{figure*}
 
 
\section{Elección del PLD}
\section{Elección del PLD}
 
 
\section{Interfaz JTAG}
\section{Interfaz JTAG}
\subsection{Hardware}
\subsection{Hardware}
\subsection{Software}
\subsection{Software}

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.