| Line 155... |
Line 155... |
% http://www.tug.org/applications/pdftex
|
% http://www.tug.org/applications/pdftex
|
|
|
|
|
% *** MATH PACKAGES ***
|
% *** MATH PACKAGES ***
|
%
|
%
|
%\usepackage[cmex10]{amsmath}
|
\usepackage[cmex10]{amsmath}
|
% A popular package from the American Mathematical Society that provides
|
% A popular package from the American Mathematical Society that provides
|
% many useful and powerful commands for dealing with mathematics. If using
|
% many useful and powerful commands for dealing with mathematics. If using
|
% it, be sure to load this package with the cmex10 option to ensure that
|
% it, be sure to load this package with the cmex10 option to ensure that
|
% only type 1 fonts will utilized at all point sizes. Without this option,
|
% only type 1 fonts will utilized at all point sizes. Without this option,
|
% it is possible that some math symbols, particularly those within
|
% it is possible that some math symbols, particularly those within
|
| Line 516... |
Line 516... |
\item Interfaz de programación
|
\item Interfaz de programación
|
\end{itemize}
|
\end{itemize}
|
\item Periféricos
|
\item Periféricos
|
\item Sistema de potencia
|
\item Sistema de potencia
|
\end{itemize}
|
\end{itemize}
|
|
|
|
\subsection{FPGA}
|
|
\label{sec:fpga}
|
La FPGA que se utiliza pertenece a la familia Spartan-3 de Xilinx Inc. Esta familia a la vez se clasifican en
|
La FPGA que se utiliza pertenece a la familia Spartan-3 de Xilinx Inc. Esta familia a la vez se clasifican en
|
\begin{itemize}
|
\begin{itemize}
|
\item Familia Spartan-3A extendida:
|
\item Familia Spartan-3A extendida:
|
\begin{itemize}
|
\begin{itemize}
|
\item Bajo costo
|
\item Bajo costo
|
| Line 541... |
Line 544... |
\end{itemize}
|
\end{itemize}
|
\end{itemize}
|
\end{itemize}
|
\item Familia Spartan-3E
|
\item Familia Spartan-3E
|
\item Familia Spartan-3
|
\item Familia Spartan-3
|
\end{itemize}
|
\end{itemize}
|
Altara, Atmel y otros fabricantes de FPGAs también presentan familias similares a las Spartan-3. Aquí se optó por Xilinx Inc. debido a la experiencia en software/hardware con que cuenta el Centro de Investigación\footnote{CUDAR -- Centro Universitario de Desarrollo en Automoción y Robótica.} donde se desarrolla el proyecto. La familia extendida Spartan-3A es la que se utiliza en el diseño de la PHR. En la comparación de recursos de hardware y precio del dispositivo FPGA, las FPGAs Spartan-3A presentan un valor aceptable. En un extremo, las Spartan-3A, permiten una gran variedad de modos de programación en contraste con la familia Spartan-3. Por otro lado, no es necesario gran capacidad de procesamiento que justifique la inclusión de un DSP, debido al perfil del usuario de la plataforma que se desarrolla. Se recuerda que la plataforma PHR se destina a la enseñanza de la tecnología descriptiva de hardware. Las principales características de las FPGAs Spartan-3A son:
|
Altara, Atmel y otros fabricantes de FPGAs también presentan familias similares a las Spartan-3. Aquí se optó por Xilinx Inc. debido a la experiencia en software/hardware con que cuenta el Centro de Investigación\footnote{CUDAR -- Centro Universitario de Desarrollo en Automoción y Robótica.} donde se desarrolla el proyecto. La familia extendida Spartan-3A es la que se utiliza en el diseño de la PHR. En la comparación de recursos de hardware y precio del dispositivo FPGA, las FPGAs Spartan-3A presentan un valor aceptable. En un extremo, las Spartan-3A, permiten una gran variedad de modos de programación en contraste con la familia Spartan-3. Por otro lado, no es necesario gran capacidad de procesamiento que justifique la inclusión de un DSP, debido al perfil del usuario de la plataforma que se desarrolla. Se recuerda que la plataforma PHR se destina a la enseñanza de la tecnología descriptiva de hardware. Las principales características de las FPGAs Spartan-3A se describen en la Tabla \ref{tab:char-fpga}.
|
\begin{table}[!t]
|
\begin{table}[!t]
|
%increase table row spacing, adjust to taste
|
%increase table row spacing, adjust to taste
|
\renewcommand{\arraystretch}{1.3}
|
\renewcommand{\arraystretch}{1.3}
|
% if using array.sty, it might be a good idea to tweak the value of
|
% if using array.sty, it might be a good idea to tweak the value of
|
% \extrarowheight as needed to properly center the text within the cells
|
% \extrarowheight as needed to properly center the text within the cells
|
\caption{Característica de la familia Spartan-3A (Xilinx Inc.)}
|
\caption{Característica de la familia Spartan-3A}
|
\label{tab:char-fpga}
|
\label{tab:char-fpga}
|
\centering
|
\centering
|
% Some packages, such as MDW tools, offer better commands for making tables
|
% Some packages, such as MDW tools, offer better commands for making tables
|
% than the plain LaTeX2e tabular which is used here.
|
% than the plain LaTeX2e tabular which is used here.
|
\begin{tabular}{|l|c|c|c|c|}
|
\begin{tabular}{|l|c|c|c|c|}
|
| Line 569... |
Line 572... |
\hline
|
\hline
|
XC3S1400A & 1400K & 576K & 32 & 502 \\
|
XC3S1400A & 1400K & 576K & 32 & 502 \\
|
\hline
|
\hline
|
\end{tabular}
|
\end{tabular}
|
\end{table}
|
\end{table}
|
|
El dispositivo seleccionado, como se puede ver en la Tabla \ref{tab:char-fpga}, es el XC3S200A. Éste cuenta con una gran densidad de recursos de hardware (200K compuertas lógicas) a la vez que se puede encontrar a esta FPGA en un encapsulado de pequeñas dimensiones (VQ100) que facilita el diseño del PCB. En este encapsulado se puede contar con 68 puertos de entrada/salida (I/O) para ser utilizados externamente a diferentes tecnologías programables (LVTTL, LVCMOS33/25/18, entre otros). El perfil del diseño de la PHR no requiere de una gran cantidad de puertos de I/O debido a las aplicaciones para las que se lo diseña.
|
|
|
La tecnología utilizada en las FPGAs Spartan-3A requieren de una memoria externa que permita reconfigurar el dispositivo ya que son volátiles. Esta familia permite la utilización de varios tipos de memorias como modos de configuración para embeber el diseño digital en la FPGA.
|
\subsection{Memoria de programación}
|
\subsection{Hardware}
|
\label{sec:mem-prog}
|
\subsection{Software}
|
La tecnología utilizada en las FPGAs Spartan-3A requieren de una memoria externa que configure al dispositivo ya que es volátil. Esta familia permite la utilización de varios tipos de memorias como modos de configuración para embeber el diseño digital en la FPGA. Xilinx comercializa memorias Flash PROM para todas sus familias de FPGA. Hay una relación directa entre la capacidad lógica de una FPGA con el tamaño de la memoria de programación, en la Tabla xxx se puede apreciar esta relación para el caso de la familia Spartan-3A.
|
|
\begin{table}[!t]
|
|
\renewcommand{\arraystretch}{1.3}
|
|
\caption{Tipo de memoria para la familia Spartan-3A}
|
|
\label{tab:mem-fpga}
|
|
\centering
|
|
\begin{tabular}{|l|c|c|}
|
|
\hline
|
|
\multirow{2}{*}{\textbf{Devices}} & \textbf{Configuration} & \textbf{ISP PROM} \\
|
|
& \textbf{Bits} & \textbf{Solution} \\
|
|
\hline
|
|
XC3S50A & 437,312 & XCF01S \\
|
|
\hline
|
|
\textbf{XC3S200A} & \textbf{1,196,128} & \textbf{XCF02S} \\
|
|
\hline
|
|
XC3S400A & 1,886,560 & XCF02S \\
|
|
\hline
|
|
XC3S700A & 2,732,640 & XCF04S \\
|
|
\hline
|
|
XC3S1400A & 4,755,296 & XCF08P \\
|
|
\hline
|
|
\end{tabular}
|
|
\end{table}
|
|
Tanto la FPGA como la memoria de programación Flash PROM se encuentran conectadas en cadena a través de un interfaz denominado JTAG Boundary-Scan. Xilinx Inc. implementa el estándar IEEE 1149.1 (comúnmente llamado JTAG) en sus dispositivos FPGAs, CPLDs y memorias Flash PROM para la programación mediante un software, y de esta forma transferir el diseños sintetizados en sus dispositivos.
|
|
|
|
\subsection{Periféricos}
|
|
\label{sec:perifericos}
|
|
Los periféricos que se implementan en este diseño permiten a los usuarios iniciales realizar prácticas sencillas. Pero también los usuarios avanzados requieren de indicadores de señales lógicas, pulsadores, etc. (Figura \ref{fig:rec-plataforma}). Los periféricos que ofrece la plataforma PHR son:
|
|
\begin{itemize}
|
|
\item Salidas
|
|
\begin{itemize}
|
|
\item 8 LEDs indicadores
|
|
\item Display de 7-segmentos de 4 dígitos
|
|
\end{itemize}
|
|
\item Entradas
|
|
\begin{itemize}
|
|
\item 8 Llaves (DIP switch)
|
|
\item 4 Pulsadores
|
|
\item Relojes (Clocks) 50Mhz
|
|
\item Divisor de reloj de 16Mhz a $\sim$1Mhz
|
|
\end{itemize}
|
|
\item Entrada/Salida
|
|
\begin{itemize}
|
|
\item Puerto Serie (RS-232)
|
|
\item Puerto con I/O para propósitos generales (conectores IDE)
|
|
\end{itemize}
|
|
\end{itemize}
|
|
|
|
\subsection{Sistema de alimentación}
|
|
\label{sec:sist-power}
|
|
|
|
|
|
\section{Placa PHR}
|
|
\label{sec:placa-phr}
|
|
|
|
|
|
\section{Interfaz JTAG}
|
|
\label{sec:jtag}
|
|
La plataforma PHR requiere interactuar con una computadora personal. Sobre esta computadora el usuario realizará el diseño lógico mediante un lenguaje descriptivo (HDL). La síntesis del diseño se realiza con la herramienta de software proporcionada por el fabricante de la FPGA y luego debe transferirse este diseño y reconfigurar el dispositivo (ya sea directamente sobre la FPGA o almacenando la información sobre la memoria Flash PROM).
|
|
Actualmente el puerto serie y paralelo, muy utilizados antiguamente, están quedando obsoletos. Otra situación presenta el puerto USB, el cual actualmente es el interfaz cableado más utilizado para la comunicación entre una computadora y dispositivos externos.
|
|
Los requerimientos planteados para el interfaz JTAG son:
|
|
\begin{description}
|
|
\item[JTAG] Comunicarse con la plataforma PHR utilizando un dispositivo externo que implemente el estándar IEEE 1149.1.
|
|
\item[USB] Comunicarse con una computadora personal a través de este puerto sin restricción al sistema operativo a utilizar (GNU/Linux, Mac OS y Microsoft Windows).
|
|
\end{description}
|
|
Uno de los dispositivo comerciales que presenta las características anteriormente definidas es el FT2232D fabricado por Future Technology Devices International (FTDI).
|
\section{Características}
|
\section{Características}
|
\subsection{Perifericos}
|
\subsection{Perifericos}
|
\subsection{Potencia}
|
\subsection{Potencia}
|
|
|
\section{Interfaz JTAG}
|
\section{Interfaz JTAG}
|
