| Line 713... |
Line 713... |
|
|
En la Figura \ref{fig:oocdlink-foto} se presenta una fotografía de la placa OOCDLink. En la misma se puede ver el conector mini-USB para la PC y un conector IDE de 20 pines donde se mapean los pines JTAG. El puerto JTAG de la FPGA y la memoria Flash PROM utiliza solo cuatro pines del estándar IEEE 1149.1 (TDI, TDO, TCK y TMS). Pero la mayoría de los microcontroladores utilizan dos señales más desde el puerto JTAG para realizar debugging. Es por esta razón que la placa OOCDLink utiliza el conector IDE de 20 pines agregando las señales TRST y SRST. En la Figura \ref{fig:oocdlink-phr} se puede ver como se conectarían las placas PHR y OOCDLink. El adaptador puede también ser evitado realizando un cableado simple (no recomendando, solución económica).
|
En la Figura \ref{fig:oocdlink-foto} se presenta una fotografía de la placa OOCDLink. En la misma se puede ver el conector mini-USB para la PC y un conector IDE de 20 pines donde se mapean los pines JTAG. El puerto JTAG de la FPGA y la memoria Flash PROM utiliza solo cuatro pines del estándar IEEE 1149.1 (TDI, TDO, TCK y TMS). Pero la mayoría de los microcontroladores utilizan dos señales más desde el puerto JTAG para realizar debugging. Es por esta razón que la placa OOCDLink utiliza el conector IDE de 20 pines agregando las señales TRST y SRST. En la Figura \ref{fig:oocdlink-phr} se puede ver como se conectarían las placas PHR y OOCDLink. El adaptador puede también ser evitado realizando un cableado simple (no recomendando, solución económica).
|
|
|
\section{Programación de la PHR}
|
\section{Programación de la PHR}
|
|
|
Además de los desarrollos de hardware, la plataforma PHR dispone de herramientas de software necesarias para la programación/descarga del diseño lógico en la FPGA/Flash PROM. La Figura \ref{fig:flujo-hdl} representa el flujo de diseño que implementan los sistemas digitales descritos con los lenguajes HDL.
|
Además de los desarrollos de hardware se desarrollan algunas herramientas de software necesarias para la programación/descarga del diseño lógico en la FPGA/Flash PROM.
|
|
|
|
\subsection{Diseño digital basado en HDL}
|
|
|
|
Los lenguajes descriptivos como VHDL y Verilog se encuentran estandarizados. En el caso de VHDL el estándar ANSI/IEEE 1076-1993 lo define, mientras que para Verilog se estandarizo en la revisión IEEE 1364-1995. Esto asegura que los diseños descritos por estos lenguajes puedan ser reutilizados. Si un fabricante cambia sus librerías, solo bastará con recompilar para poder obtener la síntesis del diseño nuevamente. La implementación del diseño está vinculada con el fabricante de los dispositivos sobre los cuales se piensa trabajar. La simulación del circuito muchas veces resulta útil para una primera aproximación del sistema. Este proceso requiere de información del diseño como así también señales de entradas del sistema (test vectors) con que contrastar las salidas del simulador. Una vez que el sistema responde a las especificaciones se procede a la implementación. El procesos de síntesis proporciona un documento llamado netlist donde describe por completo el diseño sintetizado pero en este caso utiliza compuertas lógicas específicas del fabricante. El proceso de Translate comprende varios programas usados para importar el netlist y prepararlo para la reconfiguración del dispositivo PLD. Los procesos de Fitting y Place and Route corresponden a la designación de los recursos de los dispositivos (compuertas, memorias y otros bloques de hardware) sobre
|
|
|
|
|
|
|
|
|
|
La Figura \ref{fig:flujo-hdl} representa el flujo de diseño que implementan los sistemas digitales descritos con los lenguajes HDL.
|
|
|
\begin{figure}[!t]
|
\begin{figure}[!t]
|
\centering
|
\centering
|
\includegraphics[width=0.2\textwidth]{img/hdl-flujo-tmp}
|
\includegraphics[width=0.25\textwidth]{img/flujo-hdl}
|
\caption{Flujo de diseño usando HDL.}
|
\caption{Flujo de diseño usando HDL.}
|
\label{fig:flujo-hdl}
|
\label{fig:flujo-hdl}
|
\end{figure}
|
\end{figure}
|
|
|
Los lenguajes descriptivos como son VHDL y Verilog se encuentran estandarizados. En el caso de VHDL el estándar ANSI/IEEE 1076-1993 lo define, mientras que para Verilog se estandarizo en la revisión IEEE 1364-1995. Esto asegura que los diseños descritos por estos lenguajes puedan ser reutilizados. Si un fabricante cambia sus librerías, solo bastará con recompilar para poder obtener la síntesis del diseño nuevamente. La implementación del diseño está vinculada con el fabricante de los dispositivos sobre los cuales se piensa trabajar.
|
Los diseñadores deber primeramente conocer las especificaciones del sistema digital a describir.
|
|
|
\subsection{PHR GUI}
|
\subsection{PHR GUI}
|
|
|
|
Para realizar la programación
|
|
|
\subsubsection{Xc3srog}
|
\subsubsection{Xc3srog}
|
|
|
\section{Discusión}
|
\section{Discusión}
|
Existen dos formas de solventar esta demanda, la primera opción es la adquisición de estos recursos a empresas que ofrecen plataformas educativas que cumplan con las especificaciones, pero aquí se presenta una segunda opción que es generar estas plataformas personalizadas a las necesidades de la región. Actualmente se dispone de los conocimientos necesarios para emprender un ciclo de trabajo donde las mismas unidades académicas cubren sus demandas a través de diferentes espacios como son los grupos de investigación y laboratorios
|
Existen dos formas de solventar esta demanda, la primera opción es la adquisición de estos recursos a empresas que ofrecen plataformas educativas que cumplan con las especificaciones, pero aquí se presenta una segunda opción que es generar estas plataformas personalizadas a las necesidades de la región. Actualmente se dispone de los conocimientos necesarios para emprender un ciclo de trabajo donde las mismas unidades académicas cubren sus demandas a través de diferentes espacios como son los grupos de investigación y laboratorios
|
