| Line 299... |
Line 299... |
|
|
% --------------- USEPACKAGE agregados por guanucoluis ----------------
|
% --------------- USEPACKAGE agregados por guanucoluis ----------------
|
|
|
\usepackage[utf8]{inputenc}
|
\usepackage[utf8]{inputenc}
|
\usepackage{multirow}
|
\usepackage{multirow}
|
%\usepackage[spanish]{babel}
|
\usepackage[english]{babel}
|
|
\usepackage{amssymb}
|
%\usepackage[pdftex]{graphicx}
|
%\usepackage[pdftex]{graphicx}
|
|
|
|
|
% ------------------------- Agregados por maxi ------------------------
|
% ------------------------- Agregados por maxi ------------------------
|
|
|
| Line 364... |
Line 365... |
% affiliations
|
% affiliations
|
\author{\IEEEauthorblockN{Alexis Maximiliano Quiteros, Luis Alberto Guanuco, Sergio Daniel Olmedo}
|
\author{\IEEEauthorblockN{Alexis Maximiliano Quiteros, Luis Alberto Guanuco, Sergio Daniel Olmedo}
|
\IEEEauthorblockA{Centro Universitario de Desarrollo en Automoción y Robótica\\
|
\IEEEauthorblockA{Centro Universitario de Desarrollo en Automoción y Robótica\\
|
Universidad Tecnológica Nacional\\
|
Universidad Tecnológica Nacional\\
|
Facultad Regional Córdoba\\
|
Facultad Regional Córdoba\\
|
Email: maximiliano.quinteros@gmail.com, lguanuco@electronica.frc.utn.edu.ar, solmedo@scdt.frc.utn.edu.ar}
|
Email: {50214,lguanuco}@electronica.frc.utn.edu.ar, solmedo@scdt.frc.utn.edu.ar}
|
% \and
|
|
% \IEEEauthorblockN{Luis Alberto Guanuco}
|
|
% \IEEEauthorblockA{Departamento de Ingeniería Electrónica\\
|
|
% Universidad Tecnológica Nacional\\
|
|
% Facultad Regional Córdoba\\
|
|
% Email: lguanuco@electronica.frc.utn.edu.ar}
|
|
% \and
|
|
% \IEEEauthorblockN{Sergio Daniel Olmedo}
|
|
% \IEEEauthorblockA{CUDAR\\%Centro Universitario de Desarrollo en Automoción y Robótica\\
|
|
% Universidad Tecnológica Nacional\\
|
|
% Facultad Regional Córdoba\\
|
|
% Email: solmedo@scdt.frc.utn.edu.ar}
|
|
}
|
}
|
|
|
|
|
% conference papers do not typically use \thanks and this command
|
% conference papers do not typically use \thanks and this command
|
% is locked out in conference mode. If really needed, such as for
|
% is locked out in conference mode. If really needed, such as for
|
| Line 459... |
Line 448... |
\item Para la implementación de sistemas lógicos generales
|
\item Para la implementación de sistemas lógicos generales
|
\item Orientado a un área específica
|
\item Orientado a un área específica
|
\end{itemize}
|
\end{itemize}
|
\end{itemize}
|
\end{itemize}
|
|
|
En función del perfil del usuario de la plataforma se definen los dispositivos que se utilizarán. La Figura \ref{fig:rec-plataforma} ilustra una clasificación en bloques de los recursos que ofrecen diferentes plataformas basada en dispositivos PLDs. A niveles iniciales en el estudio de la lógica digital se requieren periféricos básicos como ser llaves conmutadoras de los estados lógicos, dispositivos indicadores como diodos LED, etc. Mientras que a estudios más avanzados se requieren otros tipos de dispositivos como ser a un nivel medio controladores para display gráficos LCD/LED, comunicaciones entre varios dispositivos mediante SPI, I2C, etc. Y por últimos, en la formación de especialistas de sistemas embebidos, requieren recursos como interfaces físicos para ethernet, controladores HDMI, USB, etc.
|
En función del perfil del usuario de la plataforma se definen los dispositivos que se utilizarán. La Tabla \ref{tab:rec-plataforma} ilustra una clasificación en bloques de los recursos que ofrecen diferentes plataformas basada en dispositivos PLDs. A niveles iniciales en el estudio de la lógica digital se requieren periféricos básicos como ser llaves conmutadoras de los estados lógicos, dispositivos indicadores como diodos LED, etc. Mientras que a estudios más avanzados se requieren otros tipos de dispositivos como ser a un nivel medio controladores para display gráficos LCD/LED, comunicaciones entre varios dispositivos mediante SPI, I2C, etc. Y por últimos, en la formación de especialistas de sistemas embebidos, requieren recursos como interfaces físicos para ethernet, controladores HDMI, USB, etc.
|
|
|
\begin{figure}[!t]
|
\begin{table}[!t]
|
|
\renewcommand{\arraystretch}{1.3}
|
|
\caption{Recursos de hardware en función de los niveles de aprendizaje}
|
|
\label{tab:rec-plataforma}
|
\centering
|
\centering
|
\includegraphics[width=5cm]{img/recursos-plataformas}
|
\begin{tabular}{|l|c|c|c|}
|
\caption{Recursos de hardware en función de los niveles de aprendizaje.}
|
\hline
|
\label{fig:rec-plataforma}
|
\multirow{2}{*}{Nivel} & Llaves/pulsadores & ADC\&DAC/SPI & USB/ETH \\
|
\end{figure}
|
& Diodos LED & Display LCD/VGA & HDMI \\
|
|
\hline
|
|
Inicial & $\checkmark$ & & \\
|
|
\hline
|
|
Medio & $\checkmark$ & $\checkmark$ & \\
|
|
\hline
|
|
Avanzado & $\checkmark$ & $\checkmark$ & $\checkmark$ \\
|
|
\hline
|
|
\end{tabular}
|
|
\end{table}
|
|
|
|
|
|
% \begin{figure}[!t]
|
|
% \centering
|
|
% \includegraphics[width=5cm]{img/recursos-plataformas}
|
|
% \caption{Recursos de hardware en función de los niveles de aprendizaje.}
|
|
% \label{fig:rec-plataforma}
|
|
% \end{figure}
|
|
|
Se han encontrado desarrollos nacionales usados en laboratorios universitarios. A pesar de ello, la mayoría de las plataformas de evaluación comerciales son fabricadas en el exterior del país. Entre las empresas fabricantes de sistemas embebidos basados en dispositivos PLDs, se destacan: Xilix, Altera y Digilent. Los principales perfiles de sus desarrollos se encuentran orientados a,
|
Se han encontrado desarrollos nacionales usados en laboratorios universitarios. A pesar de ello, la mayoría de las plataformas de evaluación comerciales son fabricadas en el exterior del país. Entre las empresas fabricantes de sistemas embebidos basados en dispositivos PLDs, se destacan: Xilix, Altera y Digilent. Los principales perfiles de sus desarrollos se encuentran orientados a,
|
|
|
\begin{itemize}
|
\begin{itemize}
|
\item Sistemas de comunicaciones
|
\item Sistemas de comunicaciones
|
\item Procesamiento de Señales Digitales (DSP)
|
\item Procesamiento de Señales Digitales (DSP)
|
\item Automovilismo
|
\item Automovilismo
|
\end{itemize}
|
\end{itemize}
|
|
|
En la Figura \ref{fig:board-fpga} se pueden ver tres diferentes plataformas orientadas al diseño de sistemas digitales\footnote{Alguna de estas plataformas disponen de módulos conversores ADC y DAC, por lo que se podría decir que también permiten la implementación de sistemas analógicos en dominio discreto.}. Los recursos de hardware que ofrecen estos desarrollos son:
|
En la Fig. \ref{fig:board-fpga} se pueden ver tres diferentes plataformas orientadas al diseño de sistemas digitales\footnote{Alguna de estas plataformas disponen de módulos conversores ADC y DAC, por lo que se podría decir que también permiten la implementación de sistemas analógicos en dominio discreto.}. Los recursos de hardware que ofrecen estos desarrollos son:
|
|
|
\begin{itemize}
|
\begin{itemize}
|
\item FPGA
|
\item FPGA
|
\item Memoria de configuración de la FPGA
|
\item Memoria de configuración de la FPGA
|
\item Periféricos básicos (LEDs, display, pulsadores, llaves, etc.)
|
\item Periféricos básicos (LEDs, display, pulsadores, llaves, etc.)
|
| Line 579... |
Line 588... |
|
|
El dispositivo seleccionado, como se puede ver en la Tabla \ref{tab:char-fpga}, es el XC3S200A. Éste cuenta con una gran densidad de recursos de hardware (200K compuertas lógicas) a la vez que se puede encontrar en un encapsulado de pequeñas dimensiones (VQ100) que facilita el diseño del PCB. En este encapsulado se puede contar con 68 puertos de entrada/salida (I/O) para ser utilizados externamente a diferentes tecnologías programables (LVTTL, LVCMOS33/25/18, entre otros). El perfil del diseño de la PHR no requiere de una gran cantidad de puertos de I/O debido a las aplicaciones para las que se lo diseña.
|
El dispositivo seleccionado, como se puede ver en la Tabla \ref{tab:char-fpga}, es el XC3S200A. Éste cuenta con una gran densidad de recursos de hardware (200K compuertas lógicas) a la vez que se puede encontrar en un encapsulado de pequeñas dimensiones (VQ100) que facilita el diseño del PCB. En este encapsulado se puede contar con 68 puertos de entrada/salida (I/O) para ser utilizados externamente a diferentes tecnologías programables (LVTTL, LVCMOS33/25/18, entre otros). El perfil del diseño de la PHR no requiere de una gran cantidad de puertos de I/O debido a las aplicaciones para las que se lo diseña.
|
|
|
\subsection{Memoria de configuración}
|
\subsection{Memoria de configuración}
|
\label{sec:mem-prog}
|
\label{sec:mem-prog}
|
La tecnología utilizada en las FPGAs Spartan-3A requieren de una memoria externa que configure al dispositivo ya que es volátil. Esta familia permite la utilización de varios tipos de memorias como modos de configuración para embeber el diseño digital en la FPGA. Xilinx comercializa memorias Flash PROM para todas sus familias de FPGA. Hay una relación directa entre la capacidad lógica de una FPGA con el tamaño de la memoria de configuración, en la Tabla xxx se puede apreciar esta relación para el caso de la familia Spartan-3A.
|
La tecnología utilizada en las FPGAs Spartan-3A requieren de una memoria externa que configure al dispositivo ya que es volátil. Esta familia permite la utilización de varios tipos de memorias como modos de configuración para embeber el diseño digital en la FPGA. Xilinx comercializa memorias Flash PROM para todas sus familias de FPGA. Hay una relación directa entre la capacidad lógica de una FPGA con el tamaño de la memoria de configuración, en la Tabla \ref{tab:mem-fpga} se puede apreciar esta relación para el caso de la familia Spartan-3A.
|
|
|
\begin{table}[!t]
|
\begin{table}[!t]
|
\renewcommand{\arraystretch}{1.3}
|
\renewcommand{\arraystretch}{1.3}
|
\caption{Tipo de memoria para la familia Spartan-3A}
|
\caption{Tipo de memoria para la familia Spartan-3A}
|
\label{tab:mem-fpga}
|
\label{tab:mem-fpga}
|
| Line 624... |
Line 633... |
|
|
El Laboratorio de Desarrollo Electrónico con Software Libre, perteneciente al Instituto Nacional de Tecnología Industrial (INTI), ha realizado la implementación de un módulo de alimentación para placas con dispositivos FPGA \cite{s3power-paper}. En este desarrollo se utiliza el TPS75003 como dispositivo central y fue probado con una FPGA de la familia Spartan-3E. El diseño se encuentra disponible bajo una licencia de libre uso y modificación. Esta última aclaración no resulta un dato menor, pues la plataforma PHR persigue el mismo fin que el desarrollo realizado por el INTI. La idea de compartir y transferir desarrollos a la comunidad. Para la plataforma PHR se utiliza el módulo desarrollado por el INTI.
|
El Laboratorio de Desarrollo Electrónico con Software Libre, perteneciente al Instituto Nacional de Tecnología Industrial (INTI), ha realizado la implementación de un módulo de alimentación para placas con dispositivos FPGA \cite{s3power-paper}. En este desarrollo se utiliza el TPS75003 como dispositivo central y fue probado con una FPGA de la familia Spartan-3E. El diseño se encuentra disponible bajo una licencia de libre uso y modificación. Esta última aclaración no resulta un dato menor, pues la plataforma PHR persigue el mismo fin que el desarrollo realizado por el INTI. La idea de compartir y transferir desarrollos a la comunidad. Para la plataforma PHR se utiliza el módulo desarrollado por el INTI.
|
|
|
\section{Placa PHR}
|
\section{Placa PHR}
|
\label{sec:placa-phr}
|
\label{sec:placa-phr}
|
Luego de las consideraciones sobre los dispositivos principales se presenta un diagrama en bloque de la plataforma PHR. La Figura \ref{fig:phr-bloque} incluye no solo la placa base que contiene la FPGA, la memoria de configuración de la FPGA y los periféricos sino también las placas de programación JTAG y la fuente de alimentación para todo el sistema.
|
Luego de las consideraciones sobre los dispositivos principales se presenta un diagrama en bloque de la plataforma PHR. La Fig. \ref{fig:phr-bloque} incluye no solo la placa base que contiene la FPGA, la memoria de configuración de la FPGA y los periféricos sino también las placas de programación JTAG y la fuente de alimentación para todo el sistema.
|
|
|
\begin{figure}[!t]
|
\begin{figure}[!t]
|
\centering
|
\centering
|
\includegraphics[width=0.45\textwidth]{img/block}
|
\includegraphics[width=0.45\textwidth]{img/block}
|
\caption{Diagrama en bloque de la PHR.}
|
\caption{Diagrama en bloque de la PHR.}
|
\label{fig:phr-bloque}
|
\label{fig:phr-bloque}
|
\end{figure}
|
\end{figure}
|
|
|
La placa de alimentación llamada S3Power es el desarrollo mencionado en la Sección \ref{sec:sist-power}. Es una placa basada en el dispositivo TPS75003 que proporciona los tres niveles de tensión para la FPGA (1.2V, 2.5V y 3.3V). La S3Power se conecta a la placa base PHR a través de dos conectores, uno para tomar la tensión de alimentación de todo el sistema (5V) y otro conector donde entrega las correspondientes tensiones para la FPGA. La ventaja de esta implementación es la posibilidad de reutilizar la S3Power en otros diseños que requieran las mismas especificaciones de potencia que la PHR. En la Figura \ref{fig:placas-phr-s3power-con} se puede ver la placa PHR y su conexión con la placa S3Power.
|
La placa de alimentación llamada S3Power es el desarrollo mencionado en la Sección \ref{sec:sist-power}. Es una placa basada en el dispositivo TPS75003 que proporciona los tres niveles de tensión para la FPGA (1.2V, 2.5V y 3.3V). La S3Power se conecta a la placa base PHR a través de dos conectores, uno para tomar la tensión de alimentación de todo el sistema (5V) y otro conector donde entrega las correspondientes tensiones para la FPGA. La ventaja de esta implementación es la posibilidad de reutilizar la S3Power en otros diseños que requieran las mismas especificaciones de potencia que la PHR. En la Fig. \ref{fig:placas-phr-s3power-con} se puede ver la placa PHR y su conexión con la placa S3Power.
|
|
|
\begin{figure}[!t]
|
\begin{figure}[!t]
|
\centering
|
\centering
|
\subfloat[Placa PHR (base)]{\includegraphics[width=0.4\textwidth]{img/foto-phr-comp}%
|
\subfloat[Placa PHR (base)]{\includegraphics[width=0.4\textwidth]{img/foto-phr-comp}%
|
\label{fig:foto-phr}}
|
\label{fig:foto-phr}}
|
| Line 652... |
Line 661... |
\end{figure}
|
\end{figure}
|
|
|
\subsection{Periféricos}
|
\subsection{Periféricos}
|
\label{sec:perifericos}
|
\label{sec:perifericos}
|
|
|
Los periféricos que se implementan en este diseño permiten a los usuarios iniciales realizar prácticas sencillas. Pero también los usuarios avanzados requieren de indicadores de señales lógicas, pulsadores, etc. (Figura \ref{fig:rec-plataforma}). Los periféricos que ofrece la plataforma PHR son:
|
Los periféricos que se implementan en este diseño permiten a los usuarios iniciales realizar prácticas sencillas. Pero también los usuarios avanzados requieren de indicadores de señales lógicas, pulsadores, etc. (Tabla \ref{tab:rec-plataforma}). Los periféricos que ofrece la plataforma PHR son:
|
|
|
\begin{itemize}
|
\begin{itemize}
|
\item Salidas
|
\item Salidas
|
\begin{itemize}
|
\begin{itemize}
|
\item 8 LEDs indicadores
|
\item 8 LEDs indicadores
|
| Line 691... |
Line 700... |
\begin{description}
|
\begin{description}
|
\item[JTAG] Comunicarse con la plataforma PHR utilizando un dispositivo externo que implemente el estándar IEEE 1149.1.
|
\item[JTAG] Comunicarse con la plataforma PHR utilizando un dispositivo externo que implemente el estándar IEEE 1149.1.
|
\item[USB] Comunicarse con una computadora personal a través de este puerto sin restricción al sistema operativo a utilizar (GNU/Linux, Mac OS y Microsoft Windows).
|
\item[USB] Comunicarse con una computadora personal a través de este puerto sin restricción al sistema operativo a utilizar (GNU/Linux, Mac OS y Microsoft Windows).
|
\end{description}
|
\end{description}
|
|
|
Uno de los dispositivo comerciales que presenta las características anteriormente definidas es el FT2232D fabricado por Future Technology Devices International Ltd. (FTDI). El FT2232D dispone de una interfaz llamada MPSSE (Multi-Protocol Synchronous Serial Engine). Esta tecnología proporciona un medio flexible para comunicar dispositivos seriales síncronos a un puerto USB\cite{AN-135-MPSSE-Basic}. Por ser ``Multi-Protocolo'', el MPSSE permite comunicar con diferentes tipos de dispositivos síncronos, los más populares son SPI, I$^2$C y JTAG. Otra característica del FT2232D es la disponibilidad de dos canales independientes. De esta forma en uno de los canales se puede implementar JTAG y en otro una UART, funcionalidad muy útil para comunicarse por RS-232 desde una computadora sin puerto serie. El esquema de la implementación para este dispositivo se presenta en la Figura \ref{fig:oocdlink-bloque}, la placa se denomina OOCDLink\footnote{El nombre OOCDLink es tomado de un desarrollo publicado en una web de sistemas embebidos sobre el cual se baso la placa.}.
|
Uno de los dispositivo comerciales que presenta las características anteriormente definidas es el FT2232D fabricado por Future Technology Devices International Ltd. (FTDI). El FT2232D dispone de una interfaz llamada MPSSE (Multi-Protocol Synchronous Serial Engine). Esta tecnología proporciona un medio flexible para comunicar dispositivos seriales síncronos a un puerto USB\cite{AN-135-MPSSE-Basic}. Por ser ``Multi-Protocolo'', el MPSSE permite comunicar con diferentes tipos de dispositivos síncronos, los más populares son SPI, I$^2$C y JTAG. Otra característica del FT2232D es la disponibilidad de dos canales independientes. De esta forma en uno de los canales se puede implementar JTAG y en otro una UART, funcionalidad muy útil para comunicarse por RS-232 desde una computadora sin puerto serie. El esquema de la implementación para este dispositivo se presenta en la Fig. \ref{fig:oocdlink-bloque}, la placa se denomina OOCDLink\footnote{El nombre OOCDLink es tomado de un desarrollo publicado en una web de sistemas embebidos sobre el cual se baso la placa.}.
|
\begin{figure*}[!t]
|
\begin{figure*}[!t]
|
\centerline{\subfloat[Esquema de la FT2232D]{\includegraphics[width=0.35\textwidth]{img/FTblock}%
|
\centerline{\subfloat[Esquema de la FT2232D]{\includegraphics[width=0.35\textwidth]{img/FTblock}%
|
\label{fig:oocdlink-bloque}}
|
\label{fig:oocdlink-bloque}}
|
\hfil
|
\hfil
|
\subfloat[Placa OOCDLink]{\includegraphics[width=0.2\textwidth]{img/oocdlink_top}%
|
\subfloat[Placa OOCDLink]{\includegraphics[width=0.2\textwidth]{img/oocdlink_top}%
|
| Line 705... |
Line 714... |
\label{fig:oocdlink-phr}}}
|
\label{fig:oocdlink-phr}}}
|
\caption{Interfaz JTAG (implementación FT2232D).}
|
\caption{Interfaz JTAG (implementación FT2232D).}
|
\label{fig:oocdlink}
|
\label{fig:oocdlink}
|
\end{figure*}
|
\end{figure*}
|
|
|
En la Figura \ref{fig:oocdlink-foto} se muestra la placa OOCDLink. En la misma se puede ver el conector mini-USB para la PC y un conector IDE de 20 pines donde se mapean las señales de JTAG. El puerto JTAG de la FPGA y la memoria Flash PROM utiliza solo cuatro pines del estándar IEEE 1149.1 (TDI, TDO, TCK y TMS). Pero la mayoría de los microcontroladores utilizan dos señales más desde el puerto JTAG para realizar debugging. Es por esta razón que la placa OOCDLink utiliza el conector IDE de 20 pines agregando las señales TRST y SRST. En la Figura \ref{fig:oocdlink-phr} se puede ver como se conectarían las placas PHR y OOCDLink. El adaptador puede también ser evitado realizando un cableado simple.
|
En la Fig. \ref{fig:oocdlink-foto} se muestra la placa OOCDLink. En la misma se puede ver el conector mini-USB para la PC y un conector IDE de 20 pines donde se mapean las señales de JTAG. El puerto JTAG de la FPGA y la memoria Flash PROM utiliza solo cuatro pines del estándar IEEE 1149.1 (TDI, TDO, TCK y TMS). Pero la mayoría de los microcontroladores utilizan dos señales más desde el puerto JTAG para realizar debugging. Es por esta razón que la placa OOCDLink utiliza el conector IDE de 20 pines agregando las señales TRST y SRST. En la Fig. \ref{fig:oocdlink-phr} se puede ver como se conectarían las placas PHR y OOCDLink. El adaptador puede también ser evitado realizando un cableado simple.
|
|
|
\section{Proceso de configuración y programación}
|
\section{Proceso de configuración y programación}
|
|
|
Además del hardware se desarrollan algunas herramientas de software necesarias para la configuración/programación del diseño lógico en la FPGA/Flash PROM.
|
Además del hardware se desarrollan algunas herramientas de software necesarias para la configuración/programación del diseño lógico en la FPGA/Flash PROM.
|
|
|
|
Los lenguajes descriptivos como VHDL y Verilog se definen en los estándares ANSI/IEEE 1076-1993 y IEEE 1364-1995 respectivamente. Esto asegura que los diseños descritos puedan ser reutilizados. En cambio la implementación sobre el dispositivo PLD difiere según el fabricante (a través de sus diferentes herramientas de software). En nuestros caso, se utilizan las herramientas de Xilinx para realizar la implementación y generación de archivos de configuración para la FPGA.
|
|
|
\subsection{PHR GUI}
|
\subsection{PHR GUI}
|
|
|
Para realizar la configuración
|
La transferencia a la FPGA o la memoria Flash PROM es mediante un software llamado xc3sprog. Su nombre, xc3sprog, hace referencia a que inicialmente fue diseñado para la familia de FPGA Sparta-3 de Xilinx. Sin embargo se ha extendido el manejo a varios otros tipos de dispositivos que incluyen otras FPGAs, CPLDs, XCF flash PROMs, microprocesadores AVRs de Atmel y memorias flash SPI. El xc3sprog soporta varios cables JTAG, incluyendo cables de puerto paralelo y programadores USB.
|
|
|
|
La PHR GUI se desarrolla con el uso de herramientas libres python, wxGlade y el xc3sprog que se ejecuta por debajo de esta interfaz amigable para los usuarios de la PHR. La Fig. \ref{fig:flujo-hdl} es una captura de pantalla del software PHR GUI.
|
|
|
\subsubsection{Xc3srog}
|
\begin{figure}[!t]
|
|
\centering
|
|
\includegraphics[width=0.4\textwidth]{img/msw9x_output}
|
|
\caption{Captura de pantalla del software PHR GUI.}
|
|
\label{fig:flujo-hdl}
|
|
\end{figure}
|
|
|
\section{Discusión}
|
El uso de este software es muy sencillo, solo se debe proporcionar el archivo generado por las herramientas de Xilinx (.bit) y elegir si se quiere configurar la FPGA o programar la memoria Flash PROM.
|
Existen dos formas de solventar esta demanda, la primera opción es la adquisición de estos recursos a empresas que ofrecen plataformas educativas que cumplan con las especificaciones, pero aquí se presenta una segunda opción que es generar estas plataformas personalizadas a las necesidades de la región. Actualmente se dispone de los conocimientos necesarios para emprender un ciclo de trabajo donde las mismas unidades académicas cubren sus demandas a través de diferentes espacios como son los grupos de investigación y laboratorios
|
|
|
|
\subsection{Diseño digital basado en HDL}
|
%\section{Discusión}
|
|
|
Los lenguajes descriptivos como VHDL y Verilog se encuentran estandarizados. En el caso de VHDL el estándar ANSI/IEEE 1076-1993 lo define, mientras que para Verilog se estandarizo en la revisión IEEE 1364-1995. Esto asegura que los diseños descritos por estos lenguajes puedan ser reutilizados. Si un fabricante cambia sus librerías, solo bastará con recompilar para poder obtener la síntesis del diseño nuevamente. La implementación del diseño está vinculada con el fabricante de los dispositivos sobre los cuales se piensa trabajar. La simulación del circuito muchas veces resulta útil para una primera aproximación del sistema. Este proceso requiere de información del diseño como así también señales de entradas del sistema (test vectors) con que contrastar las salidas del simulador. Una vez que el sistema responde a las especificaciones se procede a la implementación. El procesos de síntesis proporciona un documento llamado netlist donde describe por completo el diseño sintetizado pero en este caso utiliza compuertas lógicas específicas del fabricante. El proceso de Translate comprende varios programas usados para importar el netlist y prepararlo para la reconfiguración del dispositivo PLD. Los procesos de Fitting y Place and Route corresponden a la designación de los recursos de los dispositivos (compuertas, memorias y otros bloques de hardware) sobre
|
% Existen dos formas de solventar esta demanda, la primera opción es la adquisición de estos recursos a empresas que ofrecen plataformas educativas que cumplan con las especificaciones, pero aquí se presenta una segunda opción que es generar estas plataformas personalizadas a las necesidades de la región. Actualmente se dispone de los conocimientos necesarios para emprender un ciclo de trabajo donde las mismas unidades académicas cubren sus demandas a través de diferentes espacios como son los grupos de investigación y laboratorios
|
|
|
|
%\subsection{Diseño digital basado en HDL}
|
|
% Los lenguajes descriptivos como VHDL y Verilog se encuentran estandarizados. En el caso de VHDL el estándar ANSI/IEEE 1076-1993 lo define, mientras que para Verilog se estandarizo en la revisión IEEE 1364-1995. Esto asegura que los diseños descritos por estos lenguajes puedan ser reutilizados. Si un fabricante cambia sus librerías, solo bastará con recompilar para poder obtener la síntesis del diseño nuevamente. La implementación del diseño está vinculada con el fabricante de los dispositivos sobre los cuales se piensa trabajar. La simulación del circuito muchas veces resulta útil para una primera aproximación del sistema. Este proceso requiere de información del diseño como así también señales de entradas del sistema (test vectors) con que contrastar las salidas del simulador. Una vez que el sistema responde a las especificaciones se procede a la implementación. El procesos de síntesis proporciona un documento llamado netlist donde describe por completo el diseño sintetizado pero en este caso utiliza compuertas lógicas específicas del fabricante. El proceso de Translate comprende varios programas usados para importar el netlist y prepararlo para la reconfiguración del dispositivo PLD. Los procesos de Fitting y Place and Route corresponden a la designación de los recursos de los dispositivos (compuertas, memorias y otros bloques de hardware) sobre
|
|
|
La Figura \ref{fig:flujo-hdl} representa el flujo de diseño que implementan los sistemas digitales descritos con los lenguajes HDL.
|
|
|
|
\begin{figure}[!t]
|
% La Fig. \ref{fig:flujo-hdl} representa el flujo de diseño que implementan los sistemas digitales descritos con los lenguajes HDL.
|
\centering
|
|
\includegraphics[width=0.25\textwidth]{img/flujo-hdl}
|
|
\caption{Flujo de diseño usando HDL.}
|
|
\label{fig:flujo-hdl}
|
|
\end{figure}
|
|
|
|
Los diseñadores deber primeramente conocer las especificaciones del sistema digital a describir.
|
% \begin{figure}[!t]
|
|
% \centering
|
|
% \includegraphics[width=0.25\textwidth]{img/flujo-hdl}
|
|
% \caption{Flujo de diseño usando HDL.}
|
|
% \label{fig:flujo-hdl}
|
|
% \end{figure}
|
|
|
|
% Los diseñadores deber primeramente conocer las especificaciones del sistema digital a describir.
|
|
|
\section{Conclusiones}
|
\section{Conclusiones}
|
|
|
% use section* for acknowledgement
|
Las áreas académicas vinculadas a la electrónica y la computación se encuentran en constante demanda de recursos educativos de hardware y software en virtud de potenciar los conocimientos de los estudiantes. En el caso de las tecnologías con poca difusión o implementación en la industria regional, la principal opción en la importación de plataformas educativas adquiridas a empresas destinadas a la manufacturación de sistemas embebidos. Estas plataformas comerciales se clasifican según su implementación por lo que no siempre cubren los requerimientos académicos. Por ejemplo, en el área de las técnicas digitales, los requerimientos de hardware para las cátedras iniciales difieren de las cátedras avanzadas. Esta situación presenta la oportunidad de desarrollar una plataforma a la medida de las necesidades de las instituciones académicas. Si se dispone de las especificaciones por parte de los docentes y la articulación de laboratorios y grupos de investigación, es posible obtener un desarrollo que cubra las expectativas y aliente a la producción regional de plataformas educativas en un marco de transferencia de tecnología.
|
\section*{Acknowledgment}
|
|
|
|
|
En el proceso de aprendizaje de las Técnicas Digitales necesariamente se debe implementar los diseños digitales. Desde el Álgebra de Bool, con operaciones digitales simples, hasta la implementación de un microprocesador son prácticas comunes de los sistemas digitales lógicos y resulta fundamental su ejercitación para concluir el ciclo de enseñanza.
|
|
|
The authors would like to thank...
|
% use section* for acknowledgement
|
|
\section*{Acknowledgment}
|
|
|
|
Los autores quieren agradecer a los docentes de las cátedras de Técnicas Digitales I y IV de la Facultad Regional Córdoba -- Universidad Tecnológica Nacional. Sus aportes en el planteo y desarrollo de la PHR han sido de gran ayuda. Además se agradece a todos los estudiantes que han participado en las diferentes etapas de desarrollo de la plataforma. Agradecemos a los responsables del Centro Universitario de Desarrollo en Automoción y Robótica (CUDAR) por permitir realizar este proyecto en su espacio como también el soporte técnico recibido.
|
|
|
% An example of a floating figure using the graphicx package.
|
% An example of a floating figure using the graphicx package.
|
% Note that \label must occur AFTER (or within) \caption.
|
% Note that \label must occur AFTER (or within) \caption.
|
% For figures, \caption should occur after the \includegraphics.
|
% For figures, \caption should occur after the \includegraphics.
|
% Note that IEEEtran v1.7 and later has special internal code that
|
% Note that IEEEtran v1.7 and later has special internal code that
|
