| Line 301... |
Line 301... |
\usepackage[utf8]{inputenc}
|
\usepackage[utf8]{inputenc}
|
\usepackage{multirow}
|
\usepackage{multirow}
|
%\usepackage[english]{babel}
|
%\usepackage[english]{babel}
|
\usepackage{amssymb}
|
\usepackage{amssymb}
|
%\usepackage[pdftex]{graphicx}
|
%\usepackage[pdftex]{graphicx}
|
|
\usepackage{breakurl}
|
|
|
% ------------------------- Agregados por maxi ------------------------
|
% ------------------------- Agregados por maxi ------------------------
|
|
|
\renewcommand{\abstractname}{Resumen}
|
\renewcommand{\abstractname}{Resumen}
|
\renewcommand{\figurename}{Fig.}
|
\renewcommand{\figurename}{Fig.}
|
| Line 737... |
Line 738... |
\label{fig:flujo-hdl}
|
\label{fig:flujo-hdl}
|
\end{figure}
|
\end{figure}
|
|
|
El uso de este software es muy sencillo, solo se debe proporcionar el archivo generado por las herramientas de Xilinx (.bit) y elegir si se quiere configurar la FPGA o programar la memoria Flash PROM.
|
El uso de este software es muy sencillo, solo se debe proporcionar el archivo generado por las herramientas de Xilinx (.bit) y elegir si se quiere configurar la FPGA o programar la memoria Flash PROM.
|
|
|
%\section{Discusión}
|
\section{Discusión}
|
|
|
% Existen dos formas de solventar esta demanda, la primera opción es la adquisición de estos recursos a empresas que ofrecen plataformas educativas que cumplan con las especificaciones, pero aquí se presenta una segunda opción que es generar estas plataformas personalizadas a las necesidades de la región. Actualmente se dispone de los conocimientos necesarios para emprender un ciclo de trabajo donde las mismas unidades académicas cubren sus demandas a través de diferentes espacios como son los grupos de investigación y laboratorios
|
% Existen dos formas de solventar esta demanda, la primera opción es la adquisición de estos recursos a empresas que ofrecen plataformas educativas que cumplan con las especificaciones, pero aquí se presenta una segunda opción que es generar estas plataformas personalizadas a las necesidades de la región. Actualmente se dispone de los conocimientos necesarios para emprender un ciclo de trabajo donde las mismas unidades académicas cubren sus demandas a través de diferentes espacios como son los grupos de investigación y laboratorios
|
|
|
%\subsection{Diseño digital basado en HDL}
|
%\subsection{Diseño digital basado en HDL}
|
% Los lenguajes descriptivos como VHDL y Verilog se encuentran estandarizados. En el caso de VHDL el estándar ANSI/IEEE 1076-1993 lo define, mientras que para Verilog se estandarizo en la revisión IEEE 1364-1995. Esto asegura que los diseños descritos por estos lenguajes puedan ser reutilizados. Si un fabricante cambia sus librerías, solo bastará con recompilar para poder obtener la síntesis del diseño nuevamente. La implementación del diseño está vinculada con el fabricante de los dispositivos sobre los cuales se piensa trabajar. La simulación del circuito muchas veces resulta útil para una primera aproximación del sistema. Este proceso requiere de información del diseño como así también señales de entradas del sistema (test vectors) con que contrastar las salidas del simulador. Una vez que el sistema responde a las especificaciones se procede a la implementación. El procesos de síntesis proporciona un documento llamado netlist donde describe por completo el diseño sintetizado pero en este caso utiliza compuertas lógicas específicas del fabricante. El proceso de Translate comprende varios programas usados para importar el netlist y prepararlo para la reconfiguración del dispositivo PLD. Los procesos de Fitting y Place and Route corresponden a la designación de los recursos de los dispositivos (compuertas, memorias y otros bloques de hardware) sobre
|
% Los lenguajes descriptivos como VHDL y Verilog se encuentran estandarizados. En el caso de VHDL el estándar ANSI/IEEE 1076-1993 lo define, mientras que para Verilog se estandarizo en la revisión IEEE 1364-1995. Esto asegura que los diseños descritos por estos lenguajes puedan ser reutilizados. Si un fabricante cambia sus librerías, solo bastará con recompilar para poder obtener la síntesis del diseño nuevamente. La implementación del diseño está vinculada con el fabricante de los dispositivos sobre los cuales se piensa trabajar. La simulación del circuito muchas veces resulta útil para una primera aproximación del sistema. Este proceso requiere de información del diseño como así también señales de entradas del sistema (test vectors) con que contrastar las salidas del simulador. Una vez que el sistema responde a las especificaciones se procede a la implementación. El procesos de síntesis proporciona un documento llamado netlist donde describe por completo el diseño sintetizado pero en este caso utiliza compuertas lógicas específicas del fabricante. El proceso de Translate comprende varios programas usados para importar el netlist y prepararlo para la reconfiguración del dispositivo PLD. Los procesos de Fitting y Place and Route corresponden a la designación de los recursos de los dispositivos (compuertas, memorias y otros bloques de hardware) sobre
|
| Line 756... |
Line 757... |
% \label{fig:flujo-hdl}
|
% \label{fig:flujo-hdl}
|
% \end{figure}
|
% \end{figure}
|
|
|
% Los diseñadores deber primeramente conocer las especificaciones del sistema digital a describir.
|
% Los diseñadores deber primeramente conocer las especificaciones del sistema digital a describir.
|
|
|
|
|
|
\subsection{Costos}
|
|
\label{sec:costos}
|
|
|
|
\subsection{Disposiciones del sistema de alimentación}
|
|
\label{sec:disp-sistem-alim}
|
|
|
|
|
\section{Conclusiones}
|
\section{Conclusiones}
|
|
|
El desarrollo del proyecto PHR ha requerido pasar por todas las etapas del proceso de producción de sistemas electrónicos. Desde los primeros diagramas en bloque, pasando por el diseño del esquemático y PCB de las diferentes placas. Además se realizó la compra de todos los componentes sin intermediarios debido al volumen requerido. Por cada una de estas etapas se realizaba documentación que permita afrontar proyectos similares o simplemente esta documentación sirva como referencias por parte de los estudiantes.
|
El desarrollo del proyecto PHR ha requerido pasar por todas las etapas del proceso de producción de sistemas electrónicos. Desde los primeros diagramas en bloque, pasando por el diseño del esquemático y PCB de las diferentes placas. Además se realizó la compra de todos los componentes sin intermediarios debido al volumen requerido. Por cada una de estas etapas se realizaba documentación que permita afrontar proyectos similares o simplemente esta documentación sirva como referencias por parte de los estudiantes.
|
|
|
Desde un concepto estratégico se consideró disponer de la etapa de alimentación (Sección \ref{sec:sist-power}) y la interfaz JTAG (Sección \ref{sec:jtag}) en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes que tengan acceso al proyecto PHR. Y es que la placa S3power está diseñada para alimentar cualquier sistema basado en las FPGAs Spartan-3 de Xilinx. De la misma forma la placa OOCDLink soporta el protocolo JTAG que es muy utilizado en los microcontroladores actuales.
|
Desde un concepto estratégico se consideró disponer de la etapa de alimentación (Sección \ref{sec:sist-power}) y la interfaz JTAG (Sección \ref{sec:jtag}) en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes que tengan acceso al proyecto PHR. Y es que la placa S3power está diseñada para alimentar cualquier sistema basado en las FPGAs Spartan-3 de Xilinx. De la misma forma la placa OOCDLink soporta el protocolo JTAG que es muy utilizado en los microcontroladores actuales.
|
|
|
La modularidad de las diferentes placas, en contraste con el párrafo anterior, presenta la desventaja del costo en la fabricación de los PCBs.
|
La modularidad de las diferentes placas, en contraste con el párrafo anterior, presenta la desventaja del costo en la fabricación de los PCBs.
|
|
|
|
%Los costos totales del desarrollo son superiores a plataformas comerciales con las mismas prestaciones [papilio].
|
|
|
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscó alternativas libres que cubrieran los requerimientos del caso. Se tenía referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/ hardware libre/abierto.
|
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscó alternativas libres que cubrieran los requerimientos del caso. Se tenía referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/ hardware libre/abierto.
|
|
|
La transferencia del desarrollo se encuentran en ejecución. Se realizan tareas conjuntas con la formación del personal a cargo del Laboratorio donde se instalarán las plataformas. En principio se tiene una plataforma funcional e instalada sin problema alguno.
|
La transferencia del desarrollo se encuentran en ejecución. Se realizan tareas conjuntas con la formación del personal a cargo del Laboratorio donde se instalarán las plataformas. En principio se tiene una plataforma funcional e instalada sin problema alguno.
|
|
|
\section*{Agradecimientos}
|
\section*{Agradecimientos}
|
| Line 885... |
Line 896... |
% \bibitem{IEEEhowto:kopka}
|
% \bibitem{IEEEhowto:kopka}
|
% H.~Kopka and P.~W. Daly, \emph{A Guide to \LaTeX}, 3rd~ed.\hskip 1em plus
|
% H.~Kopka and P.~W. Daly, \emph{A Guide to \LaTeX}, 3rd~ed.\hskip 1em plus
|
% 0.5em minus 0.4em\relax Harlow, England: Addison-Wesley, 1999.
|
% 0.5em minus 0.4em\relax Harlow, England: Addison-Wesley, 1999.
|
|
|
\bibitem{ASArev.1}
|
\bibitem{ASArev.1}
|
Hiroyuki~Ochi, \emph{ASAver.1: An FPGA-Based Education Board for Computer Architecture/system Design}, Design Automation Conference 1997. Proceeding of the ASP-DAC'97. Asia and South Pacific. January 1997.
|
Hiroyuki~Ochi, \emph{ASAver.1: An FPGA-Based Education Board for Computer Architecture/system Design}, Design Automation Conference 1997. Proceedings of the ASP-DAC'97. Asia and South Pacific. January 1997.
|
|
|
\bibitem{FPGA-platform-CPU-design}
|
\bibitem{FPGA-platform-CPU-design}
|
C.~Chang, C.~Huang, Y.~Lin, Z.~Huang and T.~Hu, \emph{FPGA Platform for CPU Design and Applications}, 5th. IEEE Conference on Nanotechnology. Nagoya, Japan. July 2005.
|
C.~Chang, C.~Huang, Y.~Lin, Z.~Huang and T.~Hu, \emph{FPGA Platform for CPU Design and Applications}, 5th. IEEE Conference on Nanotechnology. Nagoya, Japan. July 2005.
|
|
|
\bibitem{Low-Cost-Interactive-Rapid-Prototyping}
|
\bibitem{Low-Cost-Interactive-Rapid-Prototyping}
|
| Line 903... |
Line 914... |
|
|
\bibitem{NetFPGA}
|
\bibitem{NetFPGA}
|
J.~Lockwood, N.~McKeown, G.~Watson, G.~Gibb, P.~Hartke, J.~Naous, R.~Raghuraman and J.~Luo, \emph{NetFPGA - An Open Platform for Gigabit-rate Network Switching and Routing}, IEEE International Conference on Microelectronic Systems Education, MSE'07. 2007.
|
J.~Lockwood, N.~McKeown, G.~Watson, G.~Gibb, P.~Hartke, J.~Naous, R.~Raghuraman and J.~Luo, \emph{NetFPGA - An Open Platform for Gigabit-rate Network Switching and Routing}, IEEE International Conference on Microelectronic Systems Education, MSE'07. 2007.
|
|
|
\bibitem{Port-Emb-Linux-XUP-Virtex-II.Dev-Board}
|
\bibitem{Port-Emb-Linux-XUP-Virtex-II.Dev-Board}
|
Z.~Qingguo, Y.~Qi, L.~Chanjuan, H.~Bin, \emph{Port Embedded Linux to XUP Virtex-II Por Development Board}, IEEE. 2009.
|
Z.~Qingguo, Y.~Qi, L.~Chanjuan, H.~Bin, \emph{Port Embedded Linux to XUP Virtex-II Pro Development Board}, IEEE. 2009.
|
|
|
\bibitem{citedef-ref}
|
\bibitem{citedef-ref}
|
Instituto de Investigación Científica y Técnicas para al defensa (CITEDEF), \emph{Radar Láser}, url: \texttt{http://www.citedef.gob.ar/i-d/laser/}.
|
Instituto de Investigación Científica y Técnicas para al defensa (CITEDEF), \emph{Radar Láser}, url: \texttt{http://www.citedef.gob.ar/i-d/laser/areas-de-trabajo-laser/ral-descripcion/}.
|
|
|
\bibitem{paper-dta-conae}
|
\bibitem{paper-dta-conae}
|
J.~Siman, G.~Jaquenod and H.~Mascialino, \emph{Fpga-Based Transmit/Receive Distributed Controller for the TR Modules of an L Band Antenna (SAR)}, 4th. Southern Conference on Programmable Logic, 2008.
|
J.~Siman, G.~Jaquenod and H.~Mascialino, \emph{Fpga-Based Transmit/Receive Distributed Controller for the TR Modules of an L Band Antenna (SAR)}, 4th. Southern Conference on Programmable Logic, 2008.
|
|
|
\bibitem{act-curricula}
|
\bibitem{act-curricula}
|
