| Line 301... |
Line 301... |
\usepackage[utf8]{inputenc}
|
\usepackage[utf8]{inputenc}
|
\usepackage{multirow}
|
\usepackage{multirow}
|
%\usepackage[english]{babel}
|
%\usepackage[english]{babel}
|
\usepackage{amssymb}
|
\usepackage{amssymb}
|
%\usepackage[pdftex]{graphicx}
|
%\usepackage[pdftex]{graphicx}
|
\usepackage{breakurl}
|
\usepackage[hyphenbreaks]{breakurl}
|
|
\usepackage[hyphens]{url}
|
|
|
% ------------------------- Agregados por maxi ------------------------
|
% ------------------------- Agregados por maxi ------------------------
|
|
|
\renewcommand{\abstractname}{Resumen}
|
\renewcommand{\abstractname}{Resumen}
|
\renewcommand{\figurename}{Fig.}
|
\renewcommand{\figurename}{Fig.}
|
| Line 405... |
Line 406... |
\maketitle
|
\maketitle
|
|
|
|
|
\begin{abstract}
|
\begin{abstract}
|
|
|
La constante evolución de los sistemas electrónicos (digitales y analógicos) exige la búsqueda de nuevas herramientas para la formación académica. En el caso del diseños de sistemas digitales una excelente alternativa es el uso placas de evaluación basadas en dispositivos lógicos programables (PLDs). En función de los requerimientos y necesidades académicas que demandan recursos de hardware, y las oportunidades concretas de desarrollar una plataforma ajustada a las necesidades planteadas es que se presenta una plataforma reconfigurable con especificaciones abiertas. Este diseño cuenta con una FPGA (Field Programmable Gate Array) que dispone de una gran cantidad de recursos internos para el uso en sistemas digitales avanzados, pero además cuenta con periféricos básicos con los que se puede interactuar en la implementación de sistemas digitales. El proyecto se publica en forma libre (licencia GPL) buscando incentivar a otros grupos académicos en la modificación y adaptación de este trabajo a sus necesidades como así también proponer mejoras en versiones futuras de la plataforma.
|
La constante evolución de los sistemas electrónicos (digitales y analógicos) exige la búsqueda de nuevas herramientas para la formación académica. En el caso del diseño de sistemas digitales una excelente alternativa es el uso placas de evaluación basadas en dispositivos lógicos programables (PLDs). En función de los requerimientos y necesidades académicas que demandan recursos de hardware, y las oportunidades concretas de desarrollar una plataforma ajustada a las necesidades planteadas es que se presenta una plataforma reconfigurable con especificaciones abiertas. Este diseño cuenta con una FPGA (Field Programmable Gate Array) que dispone de una gran cantidad de recursos internos para el uso en sistemas digitales avanzados, pero además cuenta con periféricos básicos con los que se puede interactuar en la implementación de sistemas digitales. El proyecto se publica en forma libre (licencia GPL) buscando incentivar a otros grupos académicos en la modificación y adaptación de este trabajo a sus necesidades como así también proponer mejoras en versiones futuras de la plataforma.
|
|
|
\end{abstract}
|
\end{abstract}
|
|
|
% IEEEtran.cls defaults to using nonbold math in the Abstract.
|
% IEEEtran.cls defaults to using nonbold math in the Abstract.
|
% This preserves the distinction between vectors and scalars. However,
|
% This preserves the distinction between vectors and scalars. However,
|
| Line 668... |
Line 669... |
|
|
\begin{itemize}
|
\begin{itemize}
|
\item Salidas
|
\item Salidas
|
\begin{itemize}
|
\begin{itemize}
|
\item 8 LEDs indicadores
|
\item 8 LEDs indicadores
|
\item Display de 7-segmentos cuádruples
|
\item Display de 7 segmentos cuádruple
|
\end{itemize}
|
\end{itemize}
|
\item Entradas
|
\item Entradas
|
\begin{itemize}
|
\begin{itemize}
|
\item 8 Llaves (DIP switch)
|
\item 8 Llaves (DIP switch)
|
\item 4 Pulsadores
|
\item 4 Pulsadores
|
| Line 715... |
Line 716... |
\label{fig:oocdlink-phr}}}
|
\label{fig:oocdlink-phr}}}
|
\caption{Interfaz JTAG (implementación FT2232D).}
|
\caption{Interfaz JTAG (implementación FT2232D).}
|
\label{fig:oocdlink}
|
\label{fig:oocdlink}
|
\end{figure*}
|
\end{figure*}
|
|
|
En la Fig. \ref{fig:oocdlink-foto} se muestra la placa OOCDLink. En la misma se puede ver el conector mini-USB para la PC y un conector IDE de 20 pines donde se mapean las señales de JTAG. El puerto JTAG de la FPGA y la memoria Flash PROM utiliza solo cuatro pines del estándar IEEE 1149.1 (TDI, TDO, TCK y TMS). Pero la mayoría de los microcontroladores utilizan dos señales más desde el puerto JTAG para realizar debugging. Es por esta razón que la placa OOCDLink utiliza el conector IDE de 20 pines agregando las señales TRST y SRST. En la Fig. \ref{fig:oocdlink-phr} se puede ver como se conectarían las placas PHR y OOCDLink. El adaptador puede también ser evitado realizando un cableado simple.
|
En la Fig. \ref{fig:oocdlink-foto} se muestra la placa OOCDLink. En la misma se puede ver el conector mini-USB para la PC y un conector IDE de 20 pines donde se mapean las señales de JTAG. El puerto JTAG de la FPGA y la memoria Flash PROM utiliza solo cuatro pines del estándar IEEE 1149.1 (TDI, TDO, TCK y TMS). Pero la mayoría de los microcontroladores utilizan dos señales más desde el puerto JTAG para realizar debugging. Es por esta razón que la placa OOCDLink utiliza el conector IDE de 20 pines agregando las señales TRST y SRST. En la Fig. \ref{fig:oocdlink-phr} se puede ver como se conectarían las placas PHR y OOCDLink. %TODO El adaptador puede también ser evitado realizando un cableado simple.
|
|
|
\section{Proceso de configuración y programación}
|
\section{Proceso de configuración y programación}
|
|
|
Además del hardware se desarrollan algunas herramientas de software necesarias para la configuración/programación del diseño lógico en la FPGA/Flash PROM.
|
Además del hardware se desarrollan algunas herramientas de software necesarias para la configuración/programación del diseño lógico en la FPGA/Flash PROM.
|
|
|
| Line 761... |
Line 762... |
|
|
|
|
\subsection{Costos}
|
\subsection{Costos}
|
\label{sec:costos}
|
\label{sec:costos}
|
|
|
|
Como todo diseño prototipo, los costos en su desarrollo no se comparan con el costo que tienen las plataformas comerciales. La compra de los componentes y los PCBs para armar las tres placas que componen el proyecto cuestan actualmente unos \$120 (dólares). Este valor se ve afectado por el volumen de placas que se pensó armar al comienzo. Se espera que con la divulgación de la tecnología lógica reprogramable se logre incrementar la demandan de estas plataformas educativas y poder reducir los costos para alguna empresa local fabricante de placas electrónicas.
|
|
|
\subsection{Disposiciones del sistema de alimentación}
|
\subsection{Disposiciones del sistema de alimentación}
|
\label{sec:disp-sistem-alim}
|
\label{sec:disp-sistem-alim}
|
|
|
|
En la Sección \ref{sec:sist-power} se hizo referencia a las ventajas de la utilización de un desarrollo abierto. Y es una de las principales motivaciones el hecho de poder reutilizar desarrollos y herramientas disponibles abiertamente en la comunidad. El diseño de la placa S3Power es muy versátil por sus características eléctricas y por motivos de su modularidad. No obstante, el sistema de alimentación es un aspecto a considerar en futuras versiones de la plataforma, pues no solo implica un costo adicional por el hecho de tener un PCB más, sino que también se desconoce los efectos térmicos y electromagnético que pueda tener sobre el resto de la plataforma. Especialmente teniendo en cuenta la disposición asignada a la placa S3Power, que se encuentra justo por encima del dispositivo FPGA.
|
|
|
\section{Conclusiones}
|
\section{Conclusiones}
|
|
|
El desarrollo del proyecto PHR ha requerido pasar por todas las etapas del proceso de producción de sistemas electrónicos. Desde los primeros diagramas en bloque, pasando por el diseño del esquemático y PCB de las diferentes placas. Además se realizó la compra de todos los componentes sin intermediarios debido al volumen requerido. Por cada una de estas etapas se realizaba documentación que permita afrontar proyectos similares o simplemente esta documentación sirva como referencias por parte de los estudiantes.
|
El desarrollo del proyecto PHR ha requerido pasar por todas las etapas del proceso de producción de sistemas electrónicos. Desde los primeros diagramas en bloque, pasando por el diseño del esquemático y PCB de las diferentes placas. Además se realizó la compra de todos los componentes sin intermediarios debido al volumen requerido. Por cada una de estas etapas se escribió documentación que sirve de referencia para los estudiantes y para aquellos que deseen abordar proyectos semejantes.
|
|
|
Desde un concepto estratégico se consideró disponer de la etapa de alimentación (Sección \ref{sec:sist-power}) y la interfaz JTAG (Sección \ref{sec:jtag}) en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes que tengan acceso al proyecto PHR. Y es que la placa S3power está diseñada para alimentar cualquier sistema basado en las FPGAs Spartan-3 de Xilinx. De la misma forma la placa OOCDLink soporta el protocolo JTAG que es muy utilizado en los microcontroladores actuales.
|
Desde un concepto estratégico se consideró disponer de la etapa de alimentación (Sección \ref{sec:sist-power}) y la interfaz JTAG (Sección \ref{sec:jtag}) en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes que tengan acceso al proyecto PHR. Y es que la placa S3power está diseñada para alimentar cualquier sistema basado en las FPGAs Spartan-3 de Xilinx. De la misma forma la placa OOCDLink soporta el protocolo JTAG que es muy utilizado en los microcontroladores actuales.
|
|
|
La modularidad de las diferentes placas, en contraste con el párrafo anterior, presenta la desventaja del costo en la fabricación de los PCBs.
|
La modularidad de las diferentes placas, en contraste con el párrafo anterior, presenta la desventaja del costo en la fabricación de los PCBs. En general, el aspecto económico no fué el de mayor significancia a lo largo del proyecto, sin embargo, el presente trabajo sirve como referencia para futuros desarrollos mas eficientes desde este punto de vista.
|
|
|
%Los costos totales del desarrollo son superiores a plataformas comerciales con las mismas prestaciones [papilio].
|
%TODO Los costos totales del desarrollo son superiores a plataformas comerciales con las mismas prestaciones [papilio].
|
|
|
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscó alternativas libres que cubrieran los requerimientos del caso. Se tenía referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/ hardware libre/abierto.
|
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscaron alternativas libres que cubrieran los requerimientos del caso. Se tenía referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/hardware libre/abierto.
|
|
|
La transferencia del desarrollo se encuentran en ejecución. Se realizan tareas conjuntas con la formación del personal a cargo del Laboratorio donde se instalarán las plataformas. En principio se tiene una plataforma funcional e instalada sin problema alguno.
|
La transferencia del desarrollo se encuentran en ejecución. Se realizan tareas conjuntas con la formación del personal a cargo del Laboratorio donde se instalarán las plataformas. En principio se tiene una plataforma funcional e instalada sin problema alguno.
|
|
|
\section*{Agradecimientos}
|
\section*{Agradecimientos}
|
|
|
| Line 917... |
Line 921... |
|
|
\bibitem{Port-Emb-Linux-XUP-Virtex-II.Dev-Board}
|
\bibitem{Port-Emb-Linux-XUP-Virtex-II.Dev-Board}
|
Z.~Qingguo, Y.~Qi, L.~Chanjuan, H.~Bin, \emph{Port Embedded Linux to XUP Virtex-II Pro Development Board}, IEEE. 2009.
|
Z.~Qingguo, Y.~Qi, L.~Chanjuan, H.~Bin, \emph{Port Embedded Linux to XUP Virtex-II Pro Development Board}, IEEE. 2009.
|
|
|
\bibitem{citedef-ref}
|
\bibitem{citedef-ref}
|
Instituto de Investigación Científica y Técnicas para al defensa (CITEDEF), \emph{Radar Láser}, url: \texttt{http://www.citedef.gob.ar/i-d/laser/areas-de-trabajo-laser/ral-descripcion/}.
|
Instituto de Investigación Científica y Técnicas para al defensa (CITEDEF), \emph{Radar Láser}, url: \texttt{\burl{http://www.citedef.gob.ar/i-d/laser/areas-de-trabajo-laser/ral-descripcion/}}.
|
|
|
\bibitem{paper-dta-conae}
|
\bibitem{paper-dta-conae}
|
J.~Siman, G.~Jaquenod and H.~Mascialino, \emph{Fpga-Based Transmit/Receive Distributed Controller for the TR Modules of an L Band Antenna (SAR)}, 4th. Southern Conference on Programmable Logic, 2008.
|
J.~Siman, G.~Jaquenod and H.~Mascialino, \emph{Fpga-Based Transmit/Receive Distributed Controller for the TR Modules of an L Band Antenna (SAR)}, 4th. Southern Conference on Programmable Logic, 2008.
|
|
|
\bibitem{act-curricula}
|
\bibitem{act-curricula}
|
| Line 929... |
Line 933... |
|
|
\bibitem{paper-cudar}
|
\bibitem{paper-cudar}
|
S.~Olmedo, E.~Pereyra, G.~Manfredi, \emph{Kit de desarrollo educativo con CPLD}, FPGA Based Systems. 2nd. Southern Conference on Programmable Logic, 2006.
|
S.~Olmedo, E.~Pereyra, G.~Manfredi, \emph{Kit de desarrollo educativo con CPLD}, FPGA Based Systems. 2nd. Southern Conference on Programmable Logic, 2006.
|
|
|
\bibitem{fpgalibre}
|
\bibitem{fpgalibre}
|
INTI Electrónica e Informática, \emph{Proyecto FPGA Libre}, url: \texttt{http://fpgalibre.sourceforge.net}.
|
INTI Electrónica e Informática, \emph{Proyecto FPGA Libre}, url: \texttt{\burl{http://fpgalibre.sourceforge.net}}.
|
|
|
\bibitem{fpgalibre-paper}
|
\bibitem{fpgalibre-paper}
|
S.~Tropea, D.~Brengi, and J.~Borgna, \emph{FPGAlibre: Herramientas de software libre para diseño con FPGAs}, FPGA Based Systems. Mar del Plata: Surlabs Project, 2nd. Southern Conference on Programmable Logic, 2006.
|
S.~Tropea, D.~Brengi, and J.~Borgna, \emph{FPGAlibre: Herramientas de software libre para diseño con FPGAs}, FPGA Based Systems. Mar del Plata: Surlabs Project, 2nd. Southern Conference on Programmable Logic, 2006.
|
|
|
\bibitem{s3proto-mini}
|
\bibitem{s3proto-mini}
|
