| Line 84... |
Line 84... |
% \transfade
|
% \transfade
|
\begin{center}
|
\begin{center}
|
|
|
\begin{itemize}
|
\begin{itemize}
|
\item Necesidad de recursos educativos (HW \& SW)
|
\item Necesidad de recursos educativos (HW \& SW)
|
\begin{description}
|
\begin{itemize}
|
\item Adquirir plataformas comerciales
|
\item Adquirir plataformas comerciales
|
\item Plataformas propias
|
\item Plataformas propias
|
\end{description}
|
\end{itemize}
|
\pause{}
|
\pause{}
|
\vfill{}
|
\vfill{}
|
\item Experiencia en Ingeniería Electrónica\footnote{\tiny{Universidad Tecnológica Nacional - Facultad Regional Córdoba.}}
|
\item Experiencia en Ingeniería Electrónica\footnote{\tiny{Universidad Tecnológica Nacional - Facultad Regional Córdoba.}}
|
\begin{description}
|
\begin{description}
|
\item [Desarrollo de HW:] Plataforma educativa basada en CPLD
|
\item [Desarrollo de HW:] Plataforma educativa basada en CPLD
|
| Line 115... |
Line 115... |
\begin{itemize}
|
\begin{itemize}
|
\item El dispositivo lógico programable central es una FPGA
|
\item El dispositivo lógico programable central es una FPGA
|
\vfill
|
\vfill
|
\item Poseen memoria de configuración no volátil
|
\item Poseen memoria de configuración no volátil
|
\vfill
|
\vfill
|
\item La conifiguración es a través de JTAG
|
\item La configuración es a través de JTAG
|
\vfill
|
\vfill
|
\item Disponen de algún software para interactuar con la plataforma desde una computadora
|
\item Disponen de software para interactuar con la plataforma desde una computadora
|
\vfill
|
\vfill
|
\item Tienen dos perfiles de diseño:
|
\item Se pueden clasificar en perfiles:
|
\begin{itemize}
|
\begin{itemize}
|
\item Para la implementación de sistemas lógicos generales
|
\item Para la implementación de sistemas lógicos generales
|
\item Orientado a un área específica
|
\item Orientado a un área específica
|
\end{itemize}
|
\end{itemize}
|
\end{itemize}
|
\end{itemize}
|
| Line 189... |
Line 189... |
|
|
\begin{column}{0.55\textwidth}
|
\begin{column}{0.55\textwidth}
|
\only<1>{
|
\only<1>{
|
\begin{itemize}
|
\begin{itemize}
|
\item Xilinx Spartan 3-E FPGA, 100K gates
|
\item Xilinx Spartan 3-E FPGA, 100K gates
|
\item Multiplicadores, RAM y 500MHz+
|
\item Multiplicadores, RAM y 500MHz
|
\item Puerto USB 2 full-speed (configuración y transferencia)
|
\item Puerto USB 2 full-speed (configuración y transferencia)
|
\item Memoria de Configuración Flash PROM XCF02
|
\item Memoria de Configuración Flash PROM XCF02
|
\item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA
|
\item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA
|
\end{itemize}
|
\end{itemize}
|
}
|
}
|
| Line 212... |
Line 212... |
\only<3>{
|
\only<3>{
|
\begin{itemize}
|
\begin{itemize}
|
\item Spartan-6 XC6SLX9-2CSG324C FPGA
|
\item Spartan-6 XC6SLX9-2CSG324C FPGA
|
\item Memoria de configuración SPI flash 128Mb, SDRAM 64MB
|
\item Memoria de configuración SPI flash 128Mb, SDRAM 64MB
|
\item 10/100 Ethernet PHY
|
\item 10/100 Ethernet PHY
|
\item Sistema de alimentación (3-rail) con indicador de estado
|
|
\item 4 LEDs, llave DIP 4-bit
|
\item 4 LEDs, llave DIP 4-bit
|
|
\item Sistema de alimentación (3-rail) con indicador de estado
|
\end{itemize}
|
\end{itemize}
|
}
|
}
|
\end{column}
|
\end{column}
|
|
|
\end{columns}
|
\end{columns}
|
| Line 251... |
Line 251... |
\end{block}
|
\end{block}
|
|
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
\subsection{Antecedentes} %%%%%%%%%%%%%%%%
|
\section{Antecedentes} %%%%%%%%%%%%%%%%
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
\begin{center}
|
\begin{center}
|
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1cpld}
|
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1cpld}
|
| Line 402... |
Line 402... |
\begin{center}
|
\begin{center}
|
\includegraphics[width=0.9\textwidth]{images-from-uEA2014/Ohw-logo.pdf}
|
\includegraphics[width=0.9\textwidth]{images-from-uEA2014/Ohw-logo.pdf}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
\section[Dispositivos]{Dispositivos Principales}
|
\section[Dispositivos]{Dispositivos Principales}
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
|
\subsection{FPGA} %%%%%%%%%%%%%%%%%%%%%%%%%%%
|
\subsection{FPGA} %%%%%%%%%%%%%%%%%%%%%%%%%%%
|
