| Line 19... |
Line 19... |
|
|
%\usetheme{Warsaw}
|
%\usetheme{Warsaw}
|
\usetheme{Frankfurt}
|
\usetheme{Frankfurt}
|
\usecolortheme[RGB={70,70,255}]{structure}
|
\usecolortheme[RGB={70,70,255}]{structure}
|
|
|
\setbeamercovered{transparent=0}
|
%\setbeamercovered{transparent=0}
|
%\setbeamercovered{transparent=40}
|
\setbeamercovered{transparent=30}
|
|
|
%\beamersetuncovermixins{\opaqueness<1>{25}}{\opaqueness<2->{15}}
|
%\beamersetuncovermixins{\opaqueness<1>{25}}{\opaqueness<2->{15}}
|
|
|
\title{Plataforma de Hardware Reconfigurable para el Diseño de Sistemas Digitales}
|
\title{Plataforma de Hardware Reconfigurable para el Diseño de Sistemas Digitales}
|
\author{Luis Guanuco, Sergio Olmedo, Maximiliano Quinteros}
|
\author{Luis Guanuco, Sergio Olmedo, Maximiliano Quinteros}
|
| Line 220... |
Line 220... |
\end{column}
|
\end{column}
|
|
|
\end{columns}
|
\end{columns}
|
\end{frame}
|
\end{frame}
|
|
|
% \begin{frame}
|
|
% \frametitle{Recursos básicos de las plataformas comerciales}
|
|
% \begin{center}
|
|
% \begin{itemize}
|
|
% \item FPGA
|
|
% \item Memoria de configuración
|
|
% \item Periféricos básicos (LEDs, display, pulsadores, llaves, etc.)
|
|
% \item Puerto USB
|
|
% \item Puerto para módulos externos
|
|
% \item Puerto para propósitos generales
|
|
% \item Varias señales de reloj (clock)
|
|
% \item VGA
|
|
% \item PS/2
|
|
% \item Memorias ROM/RAM
|
|
% \item ADC/DAC
|
|
% \end{itemize}
|
|
% \end{center}
|
|
% \end{frame}
|
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Estado del arte de las FPGA en Argentina}
|
\frametitle{Estado del arte de las FPGA en Argentina}
|
\begin{center}
|
\begin{center}
|
|
|
\begin{block}{}
|
\begin{block}{}
|
| Line 250... |
Line 231... |
\end{block}
|
\end{block}
|
|
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
\section{Antecedentes} %%%%%%%%%%%%%%%%
|
|
|
|
\subsection[Placa CPLD]{Kit de Desarrollo Educativo con CPLD}
|
|
|
|
\begin{frame}
|
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
|
\begin{center}
|
|
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1cpld}
|
|
\includegraphics<2>[width=0.9\textwidth]{images-from-uEA2014/block2cpld}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
\frametitle{Estado del arte de las FPGA en Argentina}
|
\begin{center}
|
|
\includegraphics[height=0.5\textheight]{images-from-uEA2014/kit_cpld_per.png} \hspace{1ex}
|
|
\includegraphics[height=0.4\textheight]{images-from-uEA2014/kit_cpld.png}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\subsection{Proyecto FPGALibre}
|
|
|
|
\begin{frame}
|
|
\frametitle{FPGALibre.sourceforge.net}
|
|
\begin{center}
|
|
\includegraphics[width=\textwidth]{images-from-uEA2014/fpgalibreweb}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{S3PROTO}
|
|
\begin{center}
|
|
|
|
\begin{block}{FPGALibre}
|
|
El proyecto S3PROTO es parte de la
|
|
iniciativa FPGALibre cuyo objetivo
|
|
principal es el de facilitar el
|
|
intercambio de los elementos
|
|
necesarios para el desarrollo con
|
|
FPGA. Ambos proyectos iniciados
|
|
por INTI – Electrónica e Informática.
|
|
Toda la información de la tarjeta
|
|
S3PROTO-MINI se encuentra en el
|
|
sitio del proyecto FPGALibre\cite{s3proto-mini}.
|
|
\end{block}
|
|
|
|
% \begin{block}{Proyecto S3PROTO}
|
|
% El proyecto S3PROTO tiene como
|
|
% objetivo final crear una plataforma
|
|
% FPGA que pueda alojar un diseño
|
|
% con un procesador LEON3 (GRLib) y
|
|
% un sistema GNU/Linux embebido.
|
|
% Para lograr esto es necesario
|
|
% primero abordar diseños multicapas y
|
|
% con chips FPGA de encapsulado
|
|
% BGA. Con este propósito se realizó el
|
|
% diseño de la S3PROTO-MIN
|
|
% \end{block}
|
|
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{S3PROTO (Caracteríticas)}
|
|
\begin{center}
|
|
\begin{itemize}
|
|
\item Dispositivo
|
|
FPGA capaz de alojar diseños
|
|
digitales de mediana y alta complejidad (1600K
|
|
compuertas).
|
|
\item Desarrollada con herramientas de software libre
|
|
(Kicad).
|
|
\item PCB
|
|
de 4 capas fabricado por una empresa
|
|
nacional.
|
|
\item Chip BGA soldado en el laboratorio con equipo
|
|
infrarrojo accesible.
|
|
\item Información de desarrollo y archivos de diseño
|
|
disponibles para libre uso, réplica y modificación.
|
|
\end{itemize}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{S3PROTO}
|
|
% \transfade
|
% \transfade
|
|
|
\begin{columns}[onlytextwidth]
|
\begin{columns}[onlytextwidth]
|
\begin{column}{0.5\textwidth}
|
|
\centering
|
|
\vfill
|
|
\includegraphics<1-2>[width=\textwidth]{images-from-uEA2014/s3proto-bloque}%
|
|
\includegraphics<3>[width=0.8\textwidth]{images-from-uEA2014/s3power_inti}%
|
|
\vfill
|
|
\end{column}
|
|
|
|
\begin{column}{0.5\textwidth}
|
\begin{column}{0.5\textwidth}
|
\only<1>{
|
|
\vfill
|
\vfill
|
\includegraphics[width=\textwidth]{images-from-uEA2014/s3proto}%
|
\includegraphics[width=\textwidth]{images-from-uEA2014/s3proto}%
|
\vfill
|
\vfill
|
}
|
\end{column}
|
|
|
\only<2>{
|
\begin{column}{0.5\textwidth}
|
\begin{itemize}
|
\begin{itemize}
|
\item FPGA Xilinx Spartan 3E
|
\item FPGA Xilinx Spartan 3E
|
(XC3S1600E)
|
(XC3S1600E)
|
\item 2 Memorias de configuración XCF04S
|
\item 2 Memorias de configuración XCF04S
|
(4+4 Mbit).
|
(4+4 Mbit).
|
| Line 367... |
Line 258... |
\item 4 Pulsadores, 5 Dip switch, 4 LEDs
|
\item 4 Pulsadores, 5 Dip switch, 4 LEDs
|
\item 1 Puerto JTAG.
|
\item 1 Puerto JTAG.
|
\item 26 Pines de I/O.
|
\item 26 Pines de I/O.
|
\item Alimentación simple de 5V.
|
\item Alimentación simple de 5V.
|
\end{itemize}
|
\end{itemize}
|
}
|
|
|
|
\only<3>{
|
|
Módulo de alimentación para las
|
|
familias Spartan 3. Está basado
|
|
en el chip TPS75003 y sigue los
|
|
mismos criterios que la tarjeta
|
|
S3PROTO-MINI.
|
|
Se trata de un impreso doble faz,
|
|
de 3x5 cm que se acopla a la
|
|
parte posterior de la S3PROTO-
|
|
MINI para proveerla de las
|
|
tensiones necesarias:
|
|
\begin{itemize}
|
|
\item 1,25 V / 2,5 A (Vcore)
|
|
\item 3,3 V / 2,5 A (Vcco)
|
|
\item 2,4 V / 200 mA (Vaux)
|
|
\end{itemize}
|
|
}
|
|
\end{column}
|
\end{column}
|
|
|
\end{columns}
|
\end{columns}
|
\end{frame}
|
\end{frame}
|
|
|
|
\section{Antecedentes} %%%%%%%%%%%%%%%%
|
|
|
|
\subsection[Placa CPLD]{Kit de Desarrollo Educativo con CPLD}
|
|
|
|
\begin{frame}
|
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
|
\begin{center}
|
|
\includegraphics[height=0.5\textheight]{images-from-uEA2014/kit_cpld_per.png} \hspace{1ex}
|
|
\includegraphics[height=0.4\textheight]{images-from-uEA2014/kit_cpld.png}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
|
\begin{center}
|
|
\includegraphics<1>[width=0.9\textwidth]{images-from-uEA2014/block1cpld}
|
|
\includegraphics<2>[width=0.9\textwidth]{images-from-uEA2014/block2cpld}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
% \subsection{Proyecto FPGALibre}
|
|
|
|
% \begin{frame}
|
|
% \frametitle{FPGALibre.sourceforge.net}
|
|
% \begin{center}
|
|
% \includegraphics[width=\textwidth]{images-from-uEA2014/fpgalibreweb}
|
|
% \end{center}
|
|
% \end{frame}
|
|
|
|
% \begin{frame}
|
|
% \frametitle{S3PROTO}
|
|
% \begin{center}
|
|
|
|
% \begin{block}{FPGALibre}
|
|
% El proyecto S3PROTO es parte de la
|
|
% iniciativa FPGALibre cuyo objetivo
|
|
% principal es el de facilitar el
|
|
% intercambio de los elementos
|
|
% necesarios para el desarrollo con
|
|
% FPGA. Ambos proyectos iniciados
|
|
% por INTI – Electrónica e Informática.
|
|
% Toda la información de la tarjeta
|
|
% S3PROTO-MINI se encuentra en el
|
|
% sitio del proyecto FPGALibre\cite{s3proto-mini}.
|
|
% \end{block}
|
|
|
|
% % \begin{block}{Proyecto S3PROTO}
|
|
% % El proyecto S3PROTO tiene como
|
|
% % objetivo final crear una plataforma
|
|
% % FPGA que pueda alojar un diseño
|
|
% % con un procesador LEON3 (GRLib) y
|
|
% % un sistema GNU/Linux embebido.
|
|
% % Para lograr esto es necesario
|
|
% % primero abordar diseños multicapas y
|
|
% % con chips FPGA de encapsulado
|
|
% % BGA. Con este propósito se realizó el
|
|
% % diseño de la S3PROTO-MIN
|
|
% % \end{block}
|
|
|
|
% \end{center}
|
|
% \end{frame}
|
|
|
|
% \begin{frame}
|
|
% \frametitle{S3PROTO (Caracteríticas)}
|
|
% \begin{center}
|
|
% \begin{itemize}
|
|
% \item Dispositivo
|
|
% FPGA capaz de alojar diseños
|
|
% digitales de mediana y alta complejidad (1600K
|
|
% compuertas).
|
|
% \item Desarrollada con herramientas de software libre
|
|
% (Kicad).
|
|
% \item PCB
|
|
% de 4 capas fabricado por una empresa
|
|
% nacional.
|
|
% \item Chip BGA soldado en el laboratorio con equipo
|
|
% infrarrojo accesible.
|
|
% \item Información de desarrollo y archivos de diseño
|
|
% disponibles para libre uso, réplica y modificación.
|
|
% \end{itemize}
|
|
% \end{center}
|
|
% \end{frame}
|
|
|
|
|
% \begin{frame}
|
% \begin{frame}
|
% \frametitle{Plataforma de Hardware Reconfigurable}
|
% \frametitle{Plataforma de Hardware Reconfigurable}
|
% \begin{center}
|
% \begin{center}
|
% \includegraphics[width=1\textwidth]{images-from-uEA2014/phr_small.png}
|
% \includegraphics[width=1\textwidth]{images-from-uEA2014/phr_small.png}
|
% \end{center}
|
% \end{center}
|
| Line 610... |
Line 567... |
|
|
\subsection{Requerimientos de alimentación de la FPGA} %%%%%%%%%%%%%%%%
|
\subsection{Requerimientos de alimentación de la FPGA} %%%%%%%%%%%%%%%%
|
|
|
%
|
%
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Voltajes de alimentación}
|
%\frametitle{Voltajes de alimentación de la FPGA}
|
|
\frametitle{Alimentación de la FPGA}
|
\begin{center}
|
\begin{center}
|
\begin{tabular}{|c|p{4.5cm}|p{3cm}|}
|
\begin{tabular}{|c|p{4.5cm}|p{3cm}|}
|
\hline
|
\hline
|
\textbf{Entrada} & \textbf{Alimienta a} & \textbf{Tensión nominal} \\ \hline
|
\textbf{Entrada} & \textbf{Alimienta a} & \textbf{Tensión nominal} \\ \hline
|
\hline
|
\hline
|
| Line 628... |
Line 586... |
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
%
|
%
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Circuito POR}
|
%\frametitle{Circuito POR}
|
|
\frametitle{Alimentación de la FPGA}
|
El circuito \emph{Power On RESET} verifica:
|
El circuito \emph{Power On RESET} verifica:
|
\begin{itemize}
|
\begin{itemize}
|
\item VCCINT
|
\item VCCINT
|
\item VCCAUX
|
\item VCCAUX
|
\item VCCO2
|
\item VCCO2
|
| Line 653... |
Line 612... |
|
|
|
|
\subsection{S3Power} %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
\subsection{S3Power} %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Voltajes elegidos}
|
%\frametitle{Voltajes elegidos}
|
|
\frametitle{Características de salida de la S3Power}
|
\begin{itemize}
|
\begin{itemize}
|
\item 1.2V y 2.5A para la lógica interna.
|
\item 1.2V y 2.5A para la lógica interna.
|
\item 3.3V y 2.5A para los bancos de pines.
|
\item 3.3V y 2.5A para los bancos de pines.
|
\item 2.5V y 200mA para el módulo de comunicación JTAG.
|
\item 2.5V y 200mA para el módulo de comunicación JTAG.
|
\end{itemize}
|
\end{itemize}
|
| Line 755... |
Line 715... |
\begin{center}
|
\begin{center}
|
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/front-end.pdf}
|
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/front-end.pdf}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
\begin{frame}
|
|
\frametitle{PHR GUI}
|
|
\begin{center}
|
|
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/phr-gui.png}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
\section{Conclusiones}
|
\section{Conclusiones}
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
|
| Line 783... |
Line 737... |
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Conclusiones}
|
\frametitle{Conclusiones}
|
\begin{center}
|
\begin{center}
|
\begin{block}{Desarrollos reutilizables}
|
\begin{block}{Desarrollos reutilizables}
|
Se consideró disponer de la etapa de alimentación y la interfaz JTAG en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes que tengan acceso al proyecto PHR
|
Se consideró disponer de la etapa de alimentación y la interfaz JTAG en forma independientes a la placa principal PHR. Ambas placas pueden ser reutilizadas en otros proyectos por parte de los estudiantes.
|
\end{block}
|
\end{block}
|
\vfill
|
\vfill
|
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/placas-separadas}
|
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/placas-separadas}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
| Line 795... |
Line 749... |
\begin{frame}
|
\begin{frame}
|
\frametitle{Conclusiones}
|
\frametitle{Conclusiones}
|
\begin{center}
|
\begin{center}
|
|
|
\begin{block}{Hardware de Especificaciones Abiertas}
|
\begin{block}{Hardware de Especificaciones Abiertas}
|
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscó alternativas libres que cubrieran los requerimientos del caso. Se tenía referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/ hardware libre/abierto.
|
El proyecto se realizó en su totalidad con herramientas de software libre/abiertas. Por cada etapa del desarrollo se buscaron alternativas libres que cubrieran los requerimientos del caso. Se tiene referencias sobre proyectos de las mismas envergadura pero la plataforma PHR requería nuevas tecnologías a implementar que han sido resueltas con herramientas desarrolladas por la comunidad de software/hardware libre/abierto.
|
\end{block}
|
\end{block}
|
|
|
\vfill
|
\vfill
|
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/kicadenplaca}
|
\includegraphics[width=0.8\textwidth]{images-from-uEA2014/kicadenplaca}
|
|
|
| Line 824... |
Line 778... |
\end{frame}
|
\end{frame}
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Conclusiones}
|
\frametitle{Conclusiones}
|
\begin{center}
|
\begin{center}
|
\begin{alertblock}{Costos finales}
|
\begin{block}{Costos finales}
|
\begin{itemize}
|
\begin{itemize}
|
\item El costo de fabricación de un desarrollo de prototipaje es elevado
|
\item El costo de fabricación de un desarrollo de prototipaje es elevado
|
y más si se trabajo con tecnologías no
|
y más si se trabajo con tecnologías no
|
comercializadas en la región.
|
comercializadas en la región.
|
\item No encontramos limitaciones o dependencia sobre herramientas de \textsl{software}.
|
\item No encontramos limitaciones o dependencia sobre herramientas de \textsl{software}.
|
\end{itemize}
|
\end{itemize}
|
\end{alertblock}
|
\end{block}
|
|
|
\pause{}
|
\pause{}
|
|
|
\begin{tabular}{|l |l |}
|
\begin{block}{Consideraciones para versiones futuras}
|
\hline
|
\begin{itemize}
|
Placa & Costo (\$)\\
|
\item Sistema de alimentación.
|
\hline \hline
|
\item Revisar la FPGA a utilizar.
|
|
\item Memoria de configuración.
|
|
\end{itemize}
|
|
\end{block}
|
|
|
PHRboard & 73.44946 \\
|
% \begin{tabular}{|l |l |}
|
\hline
|
% \hline
|
S3Power & 25.87200\\
|
% Placa & Costo (\$)\\
|
\hline
|
% \hline \hline
|
OOCDLink & 18.79393 \\
|
|
\hline
|
% PHRboard & 73.44946 \\
|
Total (en Dólares) & \textbf{118.11539} \\
|
% \hline
|
\hline
|
% S3Power & 25.87200\\
|
\end{tabular}
|
% \hline
|
|
% OOCDLink & 18.79393 \\
|
|
% \hline
|
|
% Total (en Dólares) & \textbf{118.11539} \\
|
|
% \hline
|
|
% \end{tabular}
|
|
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
|
% \begin{frame}
|
|
% \frametitle{Conclusiones}
|
|
|
|
|
|
% \end{frame}
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Conclusiones}
|
\frametitle{Conclusiones}
|
\begin{center}
|
\begin{center}
|
\includegraphics[width=\textwidth]{images-from-uEA2014/phr-foto}
|
\includegraphics[width=\textwidth]{images-from-uEA2014/phr-foto}
|
\end{center}
|
\end{center}
|
| Line 867... |
Line 836... |
\section*{OpenHardware}
|
\section*{OpenHardware}
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
|
|
|
\subsection{Comunidad} %%%%%%%%%%%%%%%%
|
\subsection{Comunidad} %%%%%%%%%%%%%%%%
|
|
|
\begin{frame}
|
% \begin{frame}
|
\frametitle{Comunidad de hardware abierto}
|
% \frametitle{Comunidad de hardware abierto}
|
\begin{center}
|
% \begin{center}
|
\includegraphics[width=0.6\textwidth]{images-from-uEA2014/oc.jpg}
|
% \includegraphics[width=0.6\textwidth]{images-from-uEA2014/oc.jpg}
|
\end{center}
|
% \end{center}
|
\end{frame}
|
% \end{frame}
|
|
|
% \begin{frame}
|
% \begin{frame}
|
% \frametitle{Otros proyectos Open Hardware}
|
% \frametitle{Otros proyectos Open Hardware}
|
% \begin{itemize}
|
% \begin{itemize}
|
% \item <1-2>OpenRISC
|
% \item <1-2>OpenRISC
|
| Line 888... |
Line 857... |
% \includegraphics<3>[width=1\textwidth]{images-from-uEA2014/ohwp_arduino.jpg}
|
% \includegraphics<3>[width=1\textwidth]{images-from-uEA2014/ohwp_arduino.jpg}
|
% \includegraphics<4>[width=1\textwidth]{images-from-uEA2014/ohwp_cubeBug1.jpg}
|
% \includegraphics<4>[width=1\textwidth]{images-from-uEA2014/ohwp_cubeBug1.jpg}
|
% \end{center}
|
% \end{center}
|
% \end{frame}
|
% \end{frame}
|
|
|
\begin{frame}
|
% \begin{frame}
|
\frametitle{Otros proyectos Open Hardware - OpenRISC}
|
% \frametitle{Otros proyectos Open Hardware - OpenRISC}
|
\begin{center}
|
% \begin{center}
|
\begin{block}{OpenRISC}
|
% \begin{block}{OpenRISC}
|
El objetivo del proyecto es crear un procesador abierto de código abierto y libre
|
% El objetivo del proyecto es crear un procesador abierto de código abierto y libre
|
\end{block}
|
% \end{block}
|
|
|
\begin{block}{El proyecto proporciona ...}
|
% \begin{block}{El proyecto proporciona ...}
|
\begin{itemize}
|
% \begin{itemize}
|
\item un arquitectura abierta RISC con funciones de DSP
|
% \item un arquitectura abierta RISC con funciones de DSP
|
\item un conjunto de implementaciones de código abierto sobre una arquitectura RISC
|
% \item un conjunto de implementaciones de código abierto sobre una arquitectura RISC
|
\item un completo de herramientas de desarrollo (SW) de código abierto. Además de librerías, OS y aplicaciones
|
% \item un completo de herramientas de desarrollo (SW) de código abierto. Además de librerías, OS y aplicaciones
|
\end{itemize}
|
% \end{itemize}
|
|
|
\end{block}
|
% \end{block}
|
|
|
\end{center}
|
% \end{center}
|
\end{frame}
|
% \end{frame}
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Otros proyectos Open Hardware - Arduino}
|
\frametitle{Otros proyectos Open Hardware - Arduino}
|
\begin{center}
|
\begin{center}
|
\begin{block}{}
|
\begin{block}{}
|
