| Line 124... |
Line 124... |
\end{frame}
|
\end{frame}
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Recursos de hardware vs. Nivel de enseñanza}
|
\frametitle{Recursos de hardware vs. Nivel de enseñanza}
|
% \transfade
|
% \transfade
|
|
|
\begin{block}{Consideración}
|
\begin{block}{Consideración}
|
En función del perfil del usuario de la plataforma se definen los dispositivos que se utilizarán
|
En función del perfil del usuario de la plataforma se definen los dispositivos que se utilizarán
|
\end{block}
|
\end{block}
|
|
|
\vfill
|
\vfill
|
| Line 154... |
Line 155... |
|
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
\begin{frame}
|
\begin{frame}
|
\frametitle{Kit CPLD}
|
\frametitle{Plataformas comerciales}
|
|
% \transfade
|
|
\begin{columns}[onlytextwidth]
|
|
|
|
\begin{column}{0.4\textwidth}
|
|
\centering
|
|
\vfill
|
|
\includegraphics<1>[width=0.5\textwidth]{digilent}%
|
|
\hfill
|
|
\includegraphics<1>[width=\textwidth]{BASYS2-top-400}%
|
|
\vfill
|
|
\includegraphics<2>[width=0.5\textwidth]{altera-logo}%
|
|
\hfill
|
|
\includegraphics<2>[width=\textwidth]{de0-nano}%
|
|
\vfill
|
|
\includegraphics<3>[width=0.5\textwidth]{avnetlogo}%
|
|
\hfill
|
|
\includegraphics<3>[width=\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}%
|
|
\vfill
|
|
\end{column}
|
|
|
|
\begin{column}{0.55\textwidth}
|
|
\only<1>{
|
|
\begin{itemize}
|
|
\item Xilinx Spartan 3-E FPGA, 100K gates
|
|
\item Multiplicadores, RAM y 500MHz+
|
|
\item Puerto USB 2 full-speed (configuración y transferencia)
|
|
\item Memoria de Configuración Flash PROM XCF02
|
|
\item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA
|
|
\end{itemize}
|
|
}
|
|
|
|
\only<2>{
|
|
\begin{itemize}
|
|
\item Cyclone IV EP4CE22F17C6N, 22,320 LEs
|
|
\item Multiplicadores, RAM y 4 PLLs
|
|
\item Memoria de configuración EPCS16, SDRAM 32MB, EEPROM 2Kb (I2C)
|
|
\item 8 LEDs, 2 pulsadores,
|
|
\item Sensores: Acelerómetro de 3 ejes ADI ADXL345, ADC ADC128S022 de 12-bits/8-canales
|
|
\item Alimentación: USB (5 V), cable DC 5-V
|
|
\end{itemize}
|
|
}
|
|
|
|
\only<3>{
|
|
\begin{itemize}
|
|
\item Spartan-6 XC6SLX9-2CSG324C FPGA
|
|
\item Memoria de configuración SPI flash 128Mb, SDRAM 64MB
|
|
\item 10/100 Ethernet PHY
|
|
\item Sistema de alimentación (3-rail) con indicador de estado
|
|
\item 4 LEDs, llave DIP 4-bit
|
|
\end{itemize}
|
|
}
|
|
\end{column}
|
|
|
|
\end{columns}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{Recursos básicos de las plataformas}
|
|
\begin{center}
|
|
\begin{itemize}
|
|
\item FPGA
|
|
\item Memoria de configuración de la FPGA
|
|
\item Periféricos básicos (LEDs, display, pulsadores, llaves, etc.)
|
|
\item Puerto USB
|
|
\item Puerto para módulos externos
|
|
\item Puerto para propósitos generales
|
|
\item Varias señales de reloj (clock)
|
|
\item VGA
|
|
\item PS/2
|
|
\item Memorias ROM/RAM
|
|
\item ADC/DAC
|
|
\end{itemize}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{Estado del arte de las FPGA en Argentina}
|
|
\begin{center}
|
|
|
|
\begin{block}{}
|
|
En nuestra región las tecnologías PLD se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa, aeroespaciales, comunicaciones están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos.
|
|
\end{block}
|
|
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
|
\begin{center}
|
|
\includegraphics<1>[width=0.9\textwidth]{block1cpld}
|
|
\includegraphics<2>[width=0.9\textwidth]{block2cpld}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{Kit de Desarrollo educativo con CPLD}
|
\begin{center}
|
\begin{center}
|
\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
|
\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
|
\includegraphics[height=0.4\textheight]{kit_cpld.png}
|
\includegraphics[height=0.4\textheight]{kit_cpld.png}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
|
|
\begin{frame}
|
\begin{frame}
|
|
\frametitle{FPGALibre.sourceforge.net}
|
|
\begin{center}
|
|
\includegraphics[width=\textwidth]{fpgalibreweb}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
|
\frametitle{S3PROTO}
|
|
\begin{center}
|
|
\includegraphics[width=\textwidth]{fpgalibreweb}
|
|
\end{center}
|
|
\end{frame}
|
|
|
|
\begin{frame}
|
\frametitle{Plataforma de Hardware Reconfigurable}
|
\frametitle{Plataforma de Hardware Reconfigurable}
|
\begin{center}
|
\begin{center}
|
\includegraphics[width=1\textwidth]{phr_small.png}
|
\includegraphics[width=1\textwidth]{phr_small.png}
|
\end{center}
|
\end{center}
|
\end{frame}
|
\end{frame}
|
