| Line 25... |
Line 25... |
|
|
--! Libreria de definicion de senales y tipos estandares, comportamiento de operadores aritmeticos y logicos.\n Signal and types definition library. This library also defines
|
--! Libreria de definicion de senales y tipos estandares, comportamiento de operadores aritmeticos y logicos.\n Signal and types definition library. This library also defines
|
library ieee;
|
library ieee;
|
--! Paquete de definicion estandard de logica. Standard logic definition pack.
|
--! Paquete de definicion estandard de logica. Standard logic definition pack.
|
use ieee.std_logic_1164.all;
|
use ieee.std_logic_1164.all;
|
|
use ieee.std_logic_signed.all;
|
|
|
|
|
|
|
--! Se usaran en esta descripcion los componentes del package arithpack.vhd.\n It will be used in this description the components on the arithpack.vhd package.
|
--! Se usaran en esta descripcion los componentes del package arithpack.vhd.\n It will be used in this description the components on the arithpack.vhd package.
|
use work.arithpack.all;
|
use work.arithpack.all;
|
| Line 36... |
Line 37... |
--! La entidad raytrac es la top en la jerarquia de descripcion del Rt Engine.\n Raytrac entity is the top one on the Rt Engine description hierarchy.
|
--! La entidad raytrac es la top en la jerarquia de descripcion del Rt Engine.\n Raytrac entity is the top one on the Rt Engine description hierarchy.
|
|
|
--! RayTrac es basicamente una entidad que toma las entradas de cuatro vectores: A,B,C,D y las entradas opcode y addcode.
|
--! RayTrac es basicamente una entidad que toma las entradas de cuatro vectores: A,B,C,D y las entradas opcode y addcode.
|
--! En el momento de la carga se llevaran a cabo las siguientes operaciones: \n
|
--! En el momento de la carga se llevaran a cabo las siguientes operaciones: \n
|
--! - Producto Cruz (opcode = 1):
|
--! - Producto Cruz (opcode = 1):
|
--! - Cross Product (opcode = 1):
|
--! - Producto Punto (opcode = 0):
|
--! \n\n
|
--! \n\n
|
--! \t Los resultados apareceran 3 clocks despues de la carga de los operadores y el codigo operacion
|
--! \t Los resultados apareceran 3 clocks despues de la carga de los operadores y el codigo operacion
|
--! \n\n
|
--! \n\n
|
--! <table>
|
--! <table>
|
--! <tr>
|
--! <tr>
|
| Line 79... |
Line 80... |
--! </tr>
|
--! </tr>
|
--! <tr>
|
--! <tr>
|
--! <th>opcode=0</th><td> DP0 = A.B, DP1 = C.D</td>
|
--! <th>opcode=0</th><td> DP0 = A.B, DP1 = C.D</td>
|
--! </tr>
|
--! </tr>
|
--! </table>
|
--! </table>
|
|
--! \n\n
|
|
--! A partir de la revision 77 (30 de Mayo de 2011) se defini'o funcionalidad extra que le añade las operaciones de suma de vectores y la posibilidad de tener en la salida los valores de los multiplicadores de la etapa M del UF. Esta funcionalidad extra se puede usar sin necesidad de usar las señales opcode y addcode.
|
|
--! \n\n
|
|
--! Suma de vectores: Las salidas addAB y addCD, son los valores que contienen el resultado de las operaciones vectoriales A+B y C+D respectivamente. Este valor aparecer'a un periodo de reloj despu'es de que se registran los operandos y su representaci'on en punto fijo es A(7,10).
|
|
--! \n\n
|
|
--! Valor de los productos de los multiplicadores: La utilidad principal de esta salida es multiplicar un vector por un escalar. Para ello la unidad se debe programar en modo producto punto (opcode=0) y uno de los vectores -A 'o B y C 'o D- debe tener todos sus componentes con el valor escalar por el cual se desea multiplicar.
|
|
|
entity raytrac is
|
entity raytrac is
|
generic (
|
generic (
|
testbench_generation : string := "NO";
|
testbench_generation : string := "NO";
|
registered : string := "NO" --! Este parametro, por defecto "YES", indica si se registran o cargan en registros los vectores A,B,C,D y los codigos de operacion opcode y addcode en vez de ser conectados directamente al circuito combinatorio. \n This parameter, by default "YES", indicates if vectors A,B,C,D and operation code inputs opcode are to be loaded into a register at the beginning of the pipe rather than just connecting them to the operations decoder (opcoder).
|
registered : string := "NO" --! Este parametro, por defecto "YES", indica si se registran o cargan en registros los vectores A,B,C,D y los codigos de operacion opcode y addcode en vez de ser conectados directamente al circuito combinatorio. \n This parameter, by default "YES", indicates if vectors A,B,C,D and operation code inputs opcode are to be loaded into a register at the beginning of the pipe rather than just connecting them to the operations decoder (opcoder).
|
);
|
);
|
port (
|
port (
|
A,B,C,D : in std_logic_vector(18*3-1 downto 0); --! Vectores de entrada A,B,C,D, cada uno de tamano fijo: 3 componentes x 18 bits. \n Input vectors A,B,C,D, each one of fixed size: 3 components x 18 bits.
|
A,B,C,D : in std_logic_vector(18*3-1 downto 0); --! Vectores de entrada A,B,C,D, cada uno de tamano fijo: 3 componentes x 18 bits. \n Input vectors A,B,C,D, each one of fixed size: 3 components x 18 bits.
|
opcode,addcode : in std_logic; --! Opcode and addcode input bits, opcode selects what operation is going to perform one of the entities included in the design and addcode what operands are going to be involved in such. \n Opcode & addcode, opcode selecciona que operacion se va a llevar a cabo dentro de una de las entidades referenciadas dentro de la descripcion, mientras que addcode decide cuales van a ser los operandos que realizaran tal.
|
opcode,addcode : in std_logic; --! Opcode and addcode input bits, opcode selects what operation is going to perform one of the entities included in the design and addcode what operands are going to be involved in such. \n Opcode & addcode, opcode selecciona que operacion se va a llevar a cabo dentro de una de las entidades referenciadas dentro de la descripcion, mientras que addcode decide cuales van a ser los operandos que realizaran tal.
|
clk,rst,ena : in std_logic; --! Las senales de control usual. The usual control signals.
|
clk,rst,ena : in std_logic; --! Las senales de control usual. The usual control signals.
|
CPX,CPY,CPZ,DP0,DP1 : out std_logic_vector(31 downto 0) --! Salidas que representan los resultados del RayTrac: pueden ser dos resultados, de dos operaciones de producto punto, o un producto cruz. Por favor revisar el documento de especificacion del dispositivo para tener mas claridad.\n Outputs representing the result of the RayTrac entity: can be the results of two parallel dot product operations or the result of a single cross product, in order to clarify refere to the entity specification documentation.
|
addABx,addABy,addABz,addCDx,addCDy,addCDz : out std_logic_vector(17 downto 0);--! Suma de vectores.
|
|
subABx,subABy,subABz,subCDx,subCDy,subCDz : out std_logic_vector(17 downto 0);--! Suma de vectores.
|
|
CPX,CPY,CPZ,DP0,DP1,kvx0,kvy0,kvz0,kvx1,kvy1,kvz1 : out std_logic_vector(31 downto 0);--! Salidas que representan los resultados del RayTrac: pueden ser dos resultados, de dos operaciones de producto punto, o un producto cruz. Por favor revisar el documento de especificacion del dispositivo para tener mas claridad.\n Outputs representing the result of the RayTrac entity: can be the results of two parallel dot product operations or the result of a single cross product, in order to clarify refere to the entity specification documentation.
|
|
|
|
|
);
|
);
|
end raytrac;
|
end raytrac;
|
|
|
| Line 161... |
Line 169... |
SD <= D;
|
SD <= D;
|
sopcode <= opcode;
|
sopcode <= opcode;
|
saddcode <= addcode;
|
saddcode <= addcode;
|
end process procNotReg;
|
end process procNotReg;
|
end generate notreg;
|
end generate notreg;
|
|
--! El siguiente sumador es un sumador de 18 bits por lo tanto no se utiliza el sumador de 32 bits en la etapa SR del UF.
|
|
addABx <= SA(17 downto 0) + SB(17 downto 0);
|
|
addABy <= SA(35 downto 18) + SB(35 downto 18);
|
|
addABz <= SA(53 downto 36) + SB(53 downto 36);
|
|
addCDx <= SC(17 downto 0) + SD(17 downto 0);
|
|
addCDy <= SC(35 downto 18) + SD(35 downto 18);
|
|
addCDz <= SC(53 downto 36) + SD(53 downto 36);
|
|
subABx <= SA(17 downto 0) - SB(17 downto 0);
|
|
subABy <= SA(35 downto 18) - SB(35 downto 18);
|
|
subABz <= SA(53 downto 36) - SB(53 downto 36);
|
|
subCDx <= SC(17 downto 0) - SD(17 downto 0);
|
|
subCDy <= SC(35 downto 18) - SD(35 downto 18);
|
|
subCDz <= SC(53 downto 36) - SD(53 downto 36);
|
|
|
--! Instantiate Opcoder
|
--! Instantiate Opcoder
|
opcdr : opcoder
|
opcdr : opcoder
|
|
|
port map (
|
port map (
|
| Line 176... |
Line 197... |
uf0 : uf
|
uf0 : uf
|
generic map ("YES",testbench_generation,"RCA")
|
generic map ("YES",testbench_generation,"RCA")
|
port map (
|
port map (
|
sopcode,
|
sopcode,
|
smf00,smf01,smf10,smf11,smf20,smf21,smf30,smf31,smf40,smf41,smf50,smf51,
|
smf00,smf01,smf10,smf11,smf20,smf21,smf30,smf31,smf40,smf41,smf50,smf51,
|
CPX,CPY,CPZ,DP0,DP1,
|
CPX,CPY,CPZ,DP0,DP1,kvx0,kvy0,kvz0,kvx1,kvy1,kvz1
|
clk,rst
|
clk,rst
|
);
|
);
|
|
|
end raytrac_arch;
|
end raytrac_arch;
|
|
|
